运算放大器和使用运算放大器的半导体器件制造技术

本发明专利技术提供一种运算放大器和使用运算放大器的半导体器件。该运算放大器提供有：第一ＭＯＳ晶体管对，所述第一ＭＯＳ晶体管对被连接至非反相输入端子和反相输入端子；中间级，所述中间级被连接至第一ＭＯＳ晶体管对；第一输出晶体管，所述第一输出晶体管具有与输出端子相连接的漏极；以及第一源极跟随器。第一源极跟随器被插入在第一输出晶体管的栅极与中间级的第一输出节点之间。

【技术实现步骤摘要】

本专利技术涉及一种运算放大器和使用运算放大器的半导体器件。
技术介绍
运算放大器是在各种半导体集成电路中使用的典型的模拟电路之一。在从负电源 电压Vss到正电源电压Vdd的电压范围内能够进行操作的运算放大器电路被特别地称为轨对 轨放大器。例如，由轨对轨放大器形成的电压跟随器被用作用于驱动液晶显示面板和其他 显示面板的显示面板驱动器的输出级。附图说明图1是示出在日本专利申请公布No. H06-326529 (和相应的美国专利 No. 5,311,145)中公开的典型的轨对轨放大器的电路示意图。图1中所示的运算放大器在 课本和著名文献中经常被描述为关于CMOS模拟电路技术的基准电路。图1中的运算放大器能够被划分为输入级1、中间级2以及输出级3。输入级1包 括PMOS晶体管MPp MP2 ；NMOS晶体管丽” MN2 ；以及恒流源I1和12。中间级2包括电流镜 2a、2b ；浮置电流源2c ；以及恒流源13。电流镜2a是所谓的折叠级联型电流镜并且作为有 源负载进行操作。电流镜2a包括PMOS晶体管MP3、MP4、MP5以及MP6。类似地，电流镜2b是 折叠级联型电流镜并且作为有源负载进行操作。电流镜2b包括NMOS晶体管MN3、MN4, MN5 以及MN6。浮置电流源2c包括PMOS晶体管MP7和NMOS晶体管MN7。输出级3包括PMOS晶 体管MP8和NMOS晶体管MN8。相位补偿电容器C” C2被连接在中间级2与输出级3之间。NMOS晶体管MN1和MN2具有共同连接的源极并且形成N沟道差分对。恒流源I1被 连接至N沟道差分对与负电源线之间。类似地，PMOS晶体管MP1* MP2具有共同连接的源 极并且形成P沟道接收差分对。恒流源I2被连接在PMOS晶体管MPp MP2的源极与正电源 线之间。PMOS晶体管MP1的栅极和NMOS晶体管的栅极被连接至接收输入电压IrT的 反相输入端子4，而PMOS晶体管MP2的栅极和NMOS晶体管MN2的栅极被连接至接收输入电 压In+的非反相输入端子5。PMOS晶体管MP1的漏极被连接至在中间级2中的NMOS晶体管 MN3的漏极与NMOS晶体管MN5的源极之间的连接节点N。。PMOS晶体管MP2的漏极被连接至 NMOS晶体管MN4的漏极与NMOS晶体管MN6的源极之间的连接节点ND。NMOS晶体管MN1的 漏极被连接至PMOS晶体管MP3的漏极与PMOS晶体管MP5的源极之间的连接节点NA。NMOS 晶体管MN2的漏极被连接至PMOS晶体管MP4的漏极与PMOS晶体管MP6的源极之间的连接 节点Nb。PMOS晶体管MP3和MP4具有共同连接的源极和共同连接的栅极。PMOS晶体管MP3 和MP4的共同连接的源极被连接至提供有正电源电压Vdd的正电源线7。PMOS晶体管MP3的 漏极被连接至节点Na并且PMOS晶体管MP4的漏极被连接至节点Nb。PMOS晶体管MP5的源极被连接至节点Na，并且PMOS晶体管MP5的漏极被连接至 PMOS晶体管MP3和MP4的共同连接的栅极和恒流源13。PMOS晶体管MP6的源极被连接至节 点Nb，并且PMOS晶体管MP6的漏极被连接至中间级2中的输出节点Ne。偏置电压BP1被提供给PMOS晶体管MP5和MP6的共同连接的栅极。 NMOS晶体管丽3和MN4具有共同连接的源极和共同连接的栅极。NMOS晶体管丽3 和MN4的共同连接的源极被连接至提供有负电源电压Vss的负电源线8。NMOS晶体管MN3的 漏极被连接至节点N。，并且NMOS晶体管MN4的漏极被连接至节点Nd。NMOS晶体管MN5的源极被连接至节点Ne，并且NMOS晶体管MN5的漏极被连接至 NMOS晶体管MN3、MN4的共同连接的栅极和恒流源13。NMOS晶体管MN6的源极被连接至节点 Nd,并且NMOS晶体管MN6的漏极被连接至中间级2中的输出节点NF。偏置电压BN1被提供 给NMOS晶体管MN5和MN6的共同连接的栅极。PMOS晶体管MP7具有接收偏置电压BP2的栅极、被连接至输出节点Ne的源极、被连 接至输出节点Nf的漏极。NMOS晶体管MN7具有接收偏置电压BN2的栅极、被连接至输出节 点Nf的源极以及被连接至输出节点Ne的漏极。如上所述，PMOS晶体管MP7和NMOS晶体管 MN7形成浮置电流源2c。恒流源I3被连接在PMOS晶体管MP5的漏极与NMOS晶体管MN5的漏极之间。与浮 置电流源2c的情况一样，恒流源I3可以是由PMOS晶体管和NMOS晶体管形成的浮置电流 源，晶体管中的一个晶体管的漏极被连接至晶体管中的另一个晶体管的源极。PMOS晶体管MP8是输出晶体管，所述PMOS晶体管MP8具有被连接至正电源线7的 源极、被连接至输出节点Ne的栅极以及被连接至输出端子6的漏极。同时，NMOS晶体管MN8 是输出晶体管，所述NMOS晶体管MN8具有被连接至负电源线8的源极、被连接至输出节点 Nf的栅极以及被连接至输出端子6的漏极。从输出端子6输出输出电压Vout。相位补偿电容C1被连接在节点Nb与输出端子6之间。同时，相位补偿电容C2被 连接在节点Nd与输出端子6之间。下面将简要地描述图1中的运算放大器电路的操作。为了实现轨对轨操作，输入 级1具有差分级构造，所述输入级1包括PMOS晶体管差分对和NMOS晶体管差分对这两者。 这需要对PMOS晶体管差分对的输出信号和NMOS晶体管差分对的输出信号进行求和。为此， 差分级输出被连接至折叠级联型电流镜2a和2b的节点Na、Nb、Nc以及Nd。这种连接使得能 够对PMOS晶体管差分对和NMOS晶体管差分对的输出电流进行求和。通过此构造，NMOS晶 体管差分对在PMOS晶体管差分对不操作的输入信号范围中进行操作。相反地，PMOS晶体 管差分对在NMOS晶体管差分对不操作的输入信号范围中操作。结果，输入级1在从负电源 电压Vss至正电源电压Vdd的整个电压范围中操作。本专利技术的专利技术人认为通过将中间电源电压Vtt (代替负电源电压Vss)提供给输出级 3中的NMOS晶体管MN8的源极或者将中间电源电压Vmh (代替正电源电压Vdd)提供给PMOS 晶体管MP8的源极，能够减少输出级3中的功耗。更加典型地，中间电源电压Vk^P Vtt被设 定为正电源电压Vdd与负电源电压Vss之间的一半的电源电压，S卩，(Vdd-Vss)/2。图2A和图 2B示出具有这种构造的运算放大器。图2A、2B中的运算放大器的基本操作与图1中的运算放大器的基本操作一样。由 于中间电源电压Vmh或Vtt被提供给输出级3中的NMOS晶体管MN8或者PMOS晶体管MP8的 源极，所以差异是输出动态范围被限制。换言之，由于中间电源电压Vtt被提供给输出NMOS 晶体管MN8W源极，所以图2A中的运算放大器的输出动态范围是从Vtc到VDD。应注意的是， 负电源电压Vss被提供给NMOS晶体管MN8的背栅。类似地，由于中间电源电压Vmh被提供给输出PMOS晶体管MP8的源极，所以图2B中的运算放大器的输出动态范围是从Vss到Vm。在 这里，正电源电压Vdd被提供给PMOS晶体管MP8的背栅。由于使用图2Α和图2Β中的运算 放大器中的、比普通运算放大器的输出级更低本文档来自技高网...

【技术保护点】
一种运算放大器，包括：第一ＭＯＳ晶体管对，所述第一ＭＯＳ晶体管对被连接至非反相输入端子和反相输入端子；中间级，所述中间级被连接至所述第一ＭＯＳ晶体管对；第一输出晶体管，所述第一输出晶体管具有与输出端子相连接的漏极；以及第一源极跟随器，所述第一源极跟随器被插入在所述第一输出晶体管的栅极与所述中间级的第一输出节点之间。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：西村浩一，岛谷淳，大塚博通，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：JP[日本]