运算放大器制造技术

本发明专利技术公开了一种运算放大器，包括两级放大电路和偏置电路，第一级的折叠式共源共栅放大电路能为电路提供90dB以上的高增益，第二级的推挽输出电路具有良好的驱动能力，放大电路的偏置电压由采用了带隙基准电路的偏置电路提供，能使电路的偏置电压非常稳定，高增益和偏置稳定的特性能使本发明专利技术电路应用于高精度的闭环反馈系统中。

【技术实现步骤摘要】
运算放大器
本专利技术涉及一种半导体集成电路，特别是涉及一种运算放大器。
技术介绍
运算放大器是模拟电路中用途最广的部件之一，一般用于闭环反馈系统中。运放的开环增益越高，闭环系统的精确度就越高，高精度的闭环系统常常要求运放具备90dB以上的高增益。在深亚微米工艺中，单级运放的增益很难超过70dB，而且传统的偏置电路对电源电压以及工艺、温度的变化十分敏感，导致运放很难保持稳定的性能。
技术实现思路
本专利技术所要解决的技术问题是提供一种运算放大器，具有高增益以及稳定的偏置电路，能用于高精度的闭环反馈系统。为解决上述技术问题，本专利技术提供的运算放大器包括两级放大电路和偏置电路。所述两级放大电路的第一级为折叠式共源共栅放大电路，第二级为推挽输出电路。所述折叠式共源共栅放大电路包括差分输入电路和共栅放大电路。所述差分输入电路包括第一PMOS管和第二PMOS管组成的差分对管，所述第一PMOS管和所述第二PMOS管的源极连接在一起，所述第一PMOS管和所述第二PMOS管的栅极为差分电压输入信号的输入端，所述第一PMOS管和所述第二PMOS管的漏极分别输出两路差分电流信号。所述共栅放大电路包括第一NMOS管和第二NMOS管，由所述第一PMOS管和所述第一NMOS管组成第一折叠式共源共栅结构支路，由所述第二PMOS管和所述第二NMOS管组成第二折叠式共源共栅结构支路；所述第一NMOS管的源极和所述第一PMOS管的漏极相连接，所述第二NMOS管的源极和所述第二PMOS管的漏极相连接，所述第一NMOS管和所述第二NMOS管的栅极都连接到偏置电压一，所述第一NMOS管的源极接收由所述第一PMOS管的漏极输出的所述差分电流信号，所述第二NMOS管的源极接收由所述第二PMOS管的漏极输出的所述差分电流信号。所述第一NMOS管的漏极连接第三PMOS管的漏极，所述第三PMOS管的源极连接第四PMOS管的漏极，所述第四PMOS管的源极连接正电源。第五PMOS管的源极连接第六PMOS管的漏极，所述第六PMOS管的源极连接正电源；所述第三PMOS管和所述第五PMOS管的栅极都连接第二偏置电压，所述第四PMOS管和所述第六PMOS管的栅极都连接所述第一NMOS管的漏极；所述第二NMOS管的漏极和所述第五PMOS管的漏极作为两个输出端连接到所述推挽输出电路。所述推挽输出电路包括：第七PMOS管、第八PMOS管、第三NMOS管和第四NMOS管，所述第三NMOS管的源极、所述第七PMOS管的漏极和所述第四NMOS管的栅极都连接所述第二NMOS管的漏极，所述第三NMOS管的漏极、所述第七PMOS管的源极和所述第八PMOS管的栅极都连接所述第五PMOS管的漏极；所述第四NMOS管的源极接地或负电源，所述第八PMOS管的源极接正电源，所述第四NMOS管和所述第八PMOS管的漏极连接在一起并作为输出端输出放大的电压输出信号；所述第三NMOS管的栅极连接第三偏置电压，所述第七PMOS管的栅极连接第四偏置电压。所述偏置电路用于为所述两级放大电路提供偏置电压，偏置电压包括所述第一偏置电压、所述第二偏置电压、所述第三偏置电压和所述第四偏置电压。进一步的改进是，所述差分输入电路的所述第一PMOS管和所述第二PMOS管的源极都连接第九PMOS管的漏极，所述第九PMOS管的源极接正电源，所述第九PMOS管的栅极接第五偏置电压。所述第一PMOS管的漏极连接第五NMOS管的漏极，所述第二PMOS管的漏极连接第六NMOS管的漏极，所述第五NMOS管和所述第六NMOS管的源极都连接地或负电源，所述第五NMOS管和所述第六NMOS管的栅极都连接第六偏置电压。所述第五偏置电压和所述第六偏置电压都由所述偏置电路提供。进一步的改进是，所述推挽输出电路还包括第一电阻、第二电阻、第一电容和第二电容；所述第一电阻和所述第一电容串联在所述第八PMOS管的栅极和漏极之间，所述第二电阻和所述第二电容串联在所述第四NMOS管的栅极和漏极之间。进一步的改进是，所述偏置电路包括自启动电路、带隙基准电路和多个电流镜像电路；所述自启动电路用于实现带隙基准电路的自启动。所述带隙基准电路包括：第七NMOS管、第八NMOS管、第十PMOS管、第十一PMOS管、第一PNP晶体管、第二PNP晶体管和第三电阻。所述第十PMOS管和所述第十一PMOS管的源极都连接正电源，所述第十PMOS管和所述第十一PMOS管的栅极连接在一起并输出第二偏置电压。所述第七NMOS管的栅极和漏极、所述第八NMOS管的栅极和所述第十PMOS管的漏极连接在一起，所述第八NMOS管的漏极和所述第十一PMOS管的漏极连接在一起。所述第一PNP晶体管的发射极连接所述第七NMOS管的源极，所述第二PNP晶体管的发射极通过所述第三电阻连接所述第八NMOS管的源极，所述第一PNP晶体管的基极和集电极、所述第二PNP晶体管的基极和集电极都接地或负电源。所述第十PMOS管、所述第七NMOS管和所述第一PNP晶体管组成的第一偏置电流路径和所述第十一PMOS管、所述第八NMOS管和所述第二PNP晶体管组成的第二偏置电流路径中的偏置电流大小相等，所述第二PNP晶体管的发射极面积大于所述第一PNP晶体管的发射极面积使得所述第二PNP晶体管的第二基射电压大于所述第一PNP晶体管的第一基射电压，所述偏置电流的大小为所述第二基射电压和所述第一基射电压的差和所述第三电阻的电阻比值。进一步的改进是，所述电流镜像电路包括：由第十二PMOS管和连接成二极管形式的第九NMOS管组成的第一电流镜像路径，由第十三PMOS管和连接成二极管形式的第十NMOS管组成的第二电流镜像路径，由第十一NMOS管和连接成二极管形式的第十四PMOS管组成的第三电流镜像路径，由第十二NMOS管、连接成二极管形式的第十五PMOS管和连接成二极管形式的第十六PMOS管组成的第四电流镜像路径，由第十七PMOS管、连接成二极管形式的第十三NMOS管和连接成二极管形式的第十四NMOS管组成的第五电流镜像路径。所述第十二PMOS管、所述第十三PMOS管、所述第十四PMOS管、所述第十五PMOS管和所述第十七PMOS管的源极都连接正电源。所述第十二PMOS管、所述第十三PMOS管和所述第十七PMOS管的栅极都连接所述第十PMOS管的栅极，使所述第一电流镜像路径、所述第二电流镜像路径和所述第五电流镜像路径的电流都为所述偏置电流的镜像电流。所述第九NMOS管的漏极和栅极都连接所述第十二PMOS管的漏极并输出所述第一偏置电压，所述第九NMOS管的源极接地或负电源。所述第十NMOS管的漏极和栅极都连接所述第十三PMOS管的漏极并输出所述第六偏置电压，所述第十NMOS管的源极接地或负电源。所述第十一NMOS管和所述第十二NMOS管的源极都接地或负电源，所述第十一NMOS管和所述第十二NMOS管的栅极都连接所述第十NMOS管的栅极并分别产生所述第三电流镜像路径和所述第四电流镜像路径的电流。所述第十四PMOS管的源极连接正电源，所述第十四PMOS管的漏极和栅极连接在一起并输出所述第五偏置电压。所述第十五PMOS管的源极接正电源，所述第十五PMOS管的栅极和漏极都连接所述第十六PMOS管的源极，所述第十六PMOS管的栅极和漏极都连接本文档来自技高网...

【技术保护点】
一种运算放大器，其特征在于，包括两级放大电路和偏置电路；所述两级放大电路的第一级为折叠式共源共栅放大电路，第二级为推挽输出电路；所述折叠式共源共栅放大电路包括差分输入电路和共栅放大电路；所述差分输入电路包括第一PMOS管和第二PMOS管组成的差分对管，所述第一PMOS管和所述第二PMOS管的源极连接在一起，所述第一PMOS管和所述第二PMOS管的栅极为差分电压输入信号的输入端，所述第一PMOS管和所述第二PMOS管的漏极分别输出两路差分电流信号；所述共栅放大电路包括第一NMOS管和第二NMOS管，由所述第一PMOS管和所述第一NMOS管组成第一折叠式共源共栅结构支路，由所述第二PMOS管和所述第二NMOS管组成第二折叠式共源共栅结构支路；所述第一NMOS管的源极和所述第一PMOS管的漏极相连接，所述第二NMOS管的源极和所述第二PMOS管的漏极相连接，所述第一NMOS管和所述第二NMOS管的栅极都连接到偏置电压一，所述第一NMOS管的源极接收由所述第一PMOS管的漏极输出的所述差分电流信号，所述第二NMOS管的源极接收由所述第二PMOS管的漏极输出的所述差分电流信号；所述第一NMOS管的漏极连接第三PMOS管的漏极，所述第三PMOS管的源极连接第四PMOS管的漏极，所述第四PMOS管的源极连接正电源；第五PMOS管的源极连接第六PMOS管的漏极，所述第六PMOS管的源极连接正电源；所述第三PMOS管和所述第五PMOS管的栅极都连接第二偏置电压，所述第四PMOS管和所述第六PMOS管的栅极都连接所述第一NMOS管的漏极；所述第二NMOS管的漏极和所述第五PMOS管的漏极作为两个输出端连接到所述推挽输出电路；所述推挽输出电路包括：第七PMOS管、第八PMOS管、第三NMOS管和第四NMOS管，所述第三NMOS管的源极、所述第七PMOS管的漏极和所述第四NMOS管的栅极都连接所述第二NMOS管的漏极，所述第三NMOS管的漏极、所述第七PMOS管的源极和所述第八PMOS管的栅极都连接所述第五PMOS管的漏极；所述第四NMOS管的源极接地或负电源，所述第八PMOS管的源极接正电源，所述第四NMOS管和所述第八PMOS管的漏极连接在一起并作为输出端输出放大的电压输出信号；所述第三NMOS管的栅极连接第三偏置电压，所述第七PMOS管的栅极连接第四偏置电压；所述偏置电路用于为所述两级放大电路提供偏置电压，偏置电压包括所述第一偏置电压、所述第二偏置电压、所述第三偏置电压和所述第四偏置电压。...

【技术特征摘要】
1.一种运算放大器，其特征在于，包括两级放大电路和偏置电路；所述两级放大电路的第一级为折叠式共源共栅放大电路，第二级为推挽输出电路；所述折叠式共源共栅放大电路包括差分输入电路和共栅放大电路；所述差分输入电路包括第一PMOS管和第二PMOS管组成的差分对管，所述第一PMOS管和所述第二PMOS管的源极连接在一起，所述第一PMOS管和所述第二PMOS管的栅极为差分电压输入信号的输入端，所述第一PMOS管和所述第二PMOS管的漏极分别输出两路差分电流信号；所述共栅放大电路包括第一NMOS管和第二NMOS管，由所述第一PMOS管和所述第一NMOS管组成第一折叠式共源共栅结构支路，由所述第二PMOS管和所述第二NMOS管组成第二折叠式共源共栅结构支路；所述第一NMOS管的源极和所述第一PMOS管的漏极相连接，所述第二NMOS管的源极和所述第二PMOS管的漏极相连接，所述第一NMOS管和所述第二NMOS管的栅极都连接到第一偏置电压，所述第一NMOS管的源极接收由所述第一PMOS管的漏极输出的所述差分电流信号，所述第二NMOS管的源极接收由所述第二PMOS管的漏极输出的所述差分电流信号；所述第一NMOS管的漏极连接第三PMOS管的漏极，所述第三PMOS管的源极连接第四PMOS管的漏极，所述第四PMOS管的源极连接正电源；第五PMOS管的源极连接第六PMOS管的漏极，所述第六PMOS管的源极连接正电源；所述第三PMOS管和所述第五PMOS管的栅极都连接第二偏置电压，所述第四PMOS管和所述第六PMOS管的栅极都连接所述第一NMOS管的漏极；所述第二NMOS管的漏极和所述第五PMOS管的漏极作为两个输出端连接到所述推挽输出电路；所述推挽输出电路包括：第七PMOS管、第八PMOS管、第三NMOS管和第四NMOS管，所述第三NMOS管的源极、所述第七PMOS管的漏极和所述第四NMOS管的栅极都连接所述第二NMOS管的漏极，所述第三NMOS管的漏极、所述第七PMOS管的源极和所述第八PMOS管的栅极都连接所述第五PMOS管的漏极；所述第四NMOS管的源极接地或负电源，所述第八PMOS管的源极接正电源，所述第四NMOS管和所述第八PMOS管的漏极连接在一起并作为输出端输出放大的电压输出信号；所述第三NMOS管的栅极连接第三偏置电压，所述第七PMOS管的栅极连接第四偏置电压；所述偏置电路用于为所述两级放大电路提供偏置电压，偏置电压包括所述第一偏置电压、所述第二偏置电压、所述第三偏置电压和所述第四偏置电压；所述差分输入电路的所述第一PMOS管和所述第二PMOS管的源极都连接第九PMOS管的漏极，所述第九PMOS管的源极接正电源，所述第九PMOS管的栅极接第五偏置电压；所述第一PMOS管的漏极连接第五NMOS管的漏极，所述第二PMOS管的漏极连接第六NMOS管的漏极，所述第五NMOS管和所述第六NMOS管的源极都连接地或负电源，所述第五NMOS管和所述第六NMOS管的栅极都连接第六偏置电压；所述第五偏置电压和所述第六偏置电压都由所述偏置电路提供；所述推挽输出电路还包括第一电阻、第二电阻、第一电容和第二电容；所述第一电阻和所述第一电容串联在所述第八PMOS管的栅极和漏极之间，所述第二电阻和所述第二电容串联在所述第四NMOS管的栅极和漏极之间。2.如权利要求1所述运算放大器，其特征在于：所述偏置电路包括自启动电路、带隙基准电路和多个电流镜像电路；所述自启动电路用于实现带隙基准电路的自启动；所述带隙基准电路包括：第七NMOS管、第八NMOS管、第十PMOS管、第十一PMOS管、第一PNP晶体管、第二PNP晶体管和第三电阻；所述第十PMOS管和所述第十一PMOS管的源极都连接正电源，所述第十PMOS管和所述第十一PMOS管的栅极连接在一起并输出第二偏置电压；所述第七NMOS管的栅极和漏极、所述第八NMOS管的栅极和所述第十PMOS管的漏极连接在一起，所述第八NMOS管的漏极和所述第十一PMOS管的漏极连接在一起；所述第一PNP晶体管的发射极连接所述第七NMOS管的源极，所述第二PNP晶体管的发射极通过所述第三电阻连接所述第八NMOS管的源极，所述第一PNP晶体管的基极和集电极、所述第二PNP晶...

【专利技术属性】
技术研发人员：朱红卫，赵郁炜，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海;31