【技术实现步骤摘要】
本申请涉及半导体，具体涉及一种改善铝铜合金填孔的方法。
技术介绍
1、在半导体集成电路制造中，完成半导体衬底上的器件层制造的前段工艺(feol)后，需要进行中段工艺(mol)，中段工艺中包括接触孔(contact，ct)的形成工艺，通过接触孔将半导体衬底上的器件的各掺杂区连接导电后段工艺中的第一层金属层。由于后段工艺的金属互连结构中的金属线通常采用铝线，故采用铝填充接触孔时，能在接触孔的铝层填充后直接形成后续的金属线的铝层，可以有效节约成本，简化工艺步骤。
2、金属铝填孔工艺对半导体的特性有着重要影响，尤其是器件的接触电阻。随着集成工艺复杂度的提升，对铝铜合金(alcu)填孔工艺要求也越来越高。在实际填孔工艺过程中，由于设备报警以及搬送逻辑错误等原因，容易出现从氮化钛(tin)沉积结束到alcu沉积开始这段期间长时间空闲的情况，这会导致铝没有完全填充产生空洞(如图1所示)，严重影响器件的性能。
技术实现思路
1、鉴于以上所述现有技术的缺点，本申请的目的在于提供一种改善铝铜合金填孔的方法，用于解决现有技术中铝没有完全填充产生空洞缺陷的问题。
2、为实现上述目的及其它相关目的，本申请提供一种改善铝铜合金填孔的方法，包括：
3、步骤一，提供一衬底，在衬底上形成有层间介质层，在层间介质层中形成通孔；
4、步骤二，形成下层阻挡层，覆盖通孔的底部和侧壁及层间介质层的表面；
5、步骤三，形成铝铜合金层，该铝铜合金层由依序形成的第一铝铜合
6、优选的，第一铝铜合金层的厚度为500埃-1500埃，第三铝铜合金层的厚度为4500埃-5500埃。
7、优选的，第一铝铜合金层的成膜功率为12000w-16000w。
8、优选的，第二铝铜合金层的成膜功率为1000w-1400w，第三铝铜合金层的成膜功率为12000w-16000w。
9、优选的，第一铝铜合金层、第二铝铜合金层和第三铝铜合金层的实际填孔时间随着靶材消耗进行调整。
10、优选的，第一铝铜合金层的填孔时间为2.3s-6.8s，第二铝铜合金层的填孔时间为175s-185s，第三铝铜合金层的填孔时间为20s-25s。
11、优选的，第一铝铜合金层、第二铝铜合金层和第三铝铜合金层的成膜在同一腔体内完成。
12、优选的，第一铝铜合金层、第二铝铜合金层和第三铝铜合金层成膜时的腔体压力为2900mtorr-3100mtorr。
13、优选的，步骤三结束后，还包括形成上层阻挡层的步骤。
14、优选的，下层阻挡层和上层阻挡层的材料包括钛/氮化钛、钽、氮化钽或钽硅氮化物。
15、如上所述，本申请提供的改善铝铜合金填孔的方法，具有以下有益效果：完成铝铜合金填孔后的通孔内未出现空洞，从而提升器件性能。
本文档来自技高网...【技术保护点】
1.一种改善铝铜合金填孔的方法，其特征在于，所述方法包括：
2.根据权利要求1所述的方法，其特征在于，所述第一铝铜合金层的厚度为500埃-1500埃，所述第三铝铜合金层的厚度为4500埃-5500埃。
3.根据权利要求1所述的方法，其特征在于，所述第一铝铜合金层的成膜功率为12000W-16000W。
4.根据权利要求1所述的方法，其特征在于，所述第二铝铜合金层的成膜功率为1000W-1400W，所述第三铝铜合金层的成膜功率为12000W-16000W。
5.根据权利要求1所述的方法，其特征在于，所述第一铝铜合金层、所述第二铝铜合金层和所述第三铝铜合金层的实际填孔时间随着靶材消耗进行调整。
6.根据权利要求1所述的方法，其特征在于，所述第一铝铜合金层的填孔时间为2.3s-6.8s，所述第二铝铜合金层的填孔时间为175s-185s，所述第三铝铜合金层的填孔时间为20s-25s。
7.根据权利要求1所述的方法，其特征在于，所述第一铝铜合金层、所述第二铝铜合金层和所述第三铝铜合金层的成膜在同一腔体内完成。
<...【技术特征摘要】
1.一种改善铝铜合金填孔的方法，其特征在于，所述方法包括：
2.根据权利要求1所述的方法，其特征在于，所述第一铝铜合金层的厚度为500埃-1500埃，所述第三铝铜合金层的厚度为4500埃-5500埃。
3.根据权利要求1所述的方法，其特征在于，所述第一铝铜合金层的成膜功率为12000w-16000w。
4.根据权利要求1所述的方法，其特征在于，所述第二铝铜合金层的成膜功率为1000w-1400w，所述第三铝铜合金层的成膜功率为12000w-16000w。
5.根据权利要求1所述的方法，其特征在于，所述第一铝铜合金层、所述第二铝铜合金层和所述第三铝铜合金层的实际填孔时间随着靶材消耗进行调整。
6.根据权利要求1所述的方法，其特征在...
【专利技术属性】
技术研发人员：陈恭正，刘庆华，谢旭坤，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。