Method of planarizing a semiconductor structure, which belongs to the manufacturing field of microelectronic components, including the following steps: providing a silicon substrate, four methyl ammonium hydroxide used in silicon substrate etching grooves; oxide layers of 200A - 2000A in the groove region growth oxidation; a silicon oxide layer on the oxide layer, the groove is filled up; outside removing silicon oxide groove. Compared with the prior LOCOS process, the invention can remarkably improve the flatness of the silicon wafer.
【技术实现步骤摘要】
本专利技术属于微电子元器件制造领域，特别是。
技术介绍
随着微电子制造工艺的进步，图形的精细程度越来越高，线宽越来越小。随之对硅片的平整度要求也越来越高。完整的电路是由分离的器件通过特定的电学通路连接起来的，因此在集成电路制造中必须能够把器件隔离开来，这些器件随后还要能够互连以形成所需要的特定的电路结构。隔离不好会造成漏电、击穿低、闩锁效应等。因此隔离技术是集成电路制造中一项关键技术。对于0.35微米及以上工艺节点的普通CMOS (互补金属氧化物(PM0S管和NMOS管)共同构成的互补型MOS集成电路制造工艺)，普遍使用LOCOS (局部氧化隔离工艺)作为元件与元件之间的电隔离。LOCOS结构的制作过程是利用SiN薄膜掩蔽氧化层的特点，先在器件的有源区覆盖一层SiN，接着在暴露的隔离区场区通过湿氧氧化生长一层较厚的氧化层，最后去除SiN层，形成有源区，在有源区中制作器件。如何减小LOCOS工艺对硅片平整度带来的负面影响是一个非常重要的问题。现有的做法有PBL (Poly Buffered L0C0S，多晶衬垫L0C0Q等方法，其缺点是硅片平整度不高。
技术实现思路
本专利技术的目的在于克服现有技术的不足，提供了一种， 可以比现有的L0C0S工艺显著的提高硅片平整度。本专利技术的技术方案是包括以下工艺流程(a)提供一硅衬底，使用四甲基氢氧化氨在硅衬底刻蚀出凹槽；(b)在凹槽区氧化出一层200A- 2000A的氧化层；(c)在氧化层生长一层氧化硅，将凹槽填平；(d)把凹槽以外的氧化硅去除。作为优选，所述(d)步骤的方法为化学机械研磨法。附图说明图1是腐蚀出凹槽...
【技术保护点】
１．平坦化半导体结构的方法，其技术特征是包括以下工艺流程：（ａ）提供一硅衬底，使用四甲基氢氧化氨在硅衬底刻蚀出凹槽；（ｂ）在凹槽区氧化出一层２００Ａ – ２０００Ａ 的氧化硅；（ｃ）生长氧化硅，将凹槽填平；（ｄ）把凹槽以外的氧化硅去除。
【技术特征摘要】
【专利技术属性】
技术研发人员：龚挺，
申请(专利权)人：无锡邦普氿顺微电子有限公司，
类型：发明
国别省市：32
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。