The invention provides a power MOS transistor, belonging to the field of semiconductor devices. The MOS power transistor comprises a source electrode, drain and gate structure, grid structure design for concrete: round in the geometric center of the layout for the center, two sixteen star edge graphics were making; the two side edge of the sixteen octagonal pattern parallel to each other, the gap between the edges of a bent octagonal belt the bending, with gate structure graphics. Under the premise that the distance of the drain contact hole to the gate structure is constant, the invention reduces the distance from the source stage to the gate structure, and obtains smaller territory, smaller area and smaller metal pressure drop at the source end.
【技术实现步骤摘要】
本专利技术涉及一种功率场效应晶体管的制备技术，属于半导体器件领域。
技术介绍
目前，应用于电源管理电路的MOSFET晶体管版图要求具有抗ESD (electrostatic discharge)的能力。因此为了能够承受大的工作电流和抵抗高的ESD电压，传统的功率 MOSFET都具有相对较大的源⑶和漏⑶尺寸。然而这势必会导致比较大的版图面积。而 且需要更大的金属来做漏极或者源极之间的互连，这又会导致过大的金属电阻引起的电压 降。传统的功率MOS晶体管是由多条多晶硅栅间隔的陈列在衬底上形成的。漏区和源 区各自位于衬底上多晶硅栅两侧的位置上。通过此种方法，需要通过大电流的功率MOS晶 体管器件可以通过多个具有多条多晶硅栅的单元并排在一起而达到。但是这种器件，因为 每个单元垂直方向都存在冗余的栅结构层，以及需要较长的金属条来分别连接功率MOS晶 体的源极和漏极，导致过大的金属电阻压降，所以具有较差的性能。附图说明图1是具有ESD保护功能的MOS晶体管的现有的对称实现方式的原理图说明。该 功率管包含位于衬底之上的漏极(3)区域，位于衬底之上的栅结构(2)包围着位于中心的 漏极(3)，以及位于衬底之上的源极(1)分布在栅结构外边组成。但是因为源(1)漏(3)接 触孔到栅的距离是由其中较大的(漏端金属接触孔到栅的距离)限制，所以会导致较大的 版图面积。
技术实现思路
本专利技术的目的是，在同样通流能力的和具有ESD保护作用的要求下，具有较小的 版图实现面积和较小的连接金属压降。本专利技术提供的MOS晶体管的具体结构如图2所示，包含位于衬底之上的漏极(2) 区域，位于衬底...
【技术保护点】
１．一种功率ＭＯＳ晶体管，包括一位于衬底之上的漏极区域，位于衬底之上的栅结构包围着漏极区域，以及位于衬底之上的源极分布在栅结构的四周，其特征在于，栅结构的形状具体设计为：以为半径，以版图几何中心为圆心作圆，其中，漏极的接触孔到栅结构的距离为ａ；源极的接触孔到栅结构的距离为ｂ；栅结构的宽度为ｗ，漏极接触孔的边长尺寸和间距分别为ｃ和ｄ，然后在圆上平均分配得８个点，顺时针排列分别为Ａ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆ、Ｇ和Ｈ，分别连接Ａ、Ｃ、Ｅ、Ｇ和Ｂ、Ｄ、Ｆ、Ｈ形成第一个十六边八角图形；然后，再以版图的几何中心为圆心，以为半径作圆，与第１个圆相对应，在第２个圆上也平均分配得Ａ’、Ｂ’、Ｃ’、Ｄ’、Ｅ’、Ｆ’、Ｇ’和Ｈ’８点，分别连接Ａ’、Ｃ’、Ｅ’、Ｇ’和Ｂ’、Ｄ’、Ｆ’、Ｈ’形成第二个十六边八角图形；同一中心的上述两个十六边八角图形的边相互平行，这两个十六边八角图形的边与边之间间隙构成一八角形的弯折带，该弯折带即为栅结构的图形。
【技术特征摘要】
【专利技术属性】
技术研发人员：张勇，鲁文高，黄泽，陈博，汤耀云，陈中建，张雅聪，吉利久，
申请(专利权)人：北京大学，
类型：发明
国别省市：11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。