The invention relates to a n channel transistor and an inverter circuit. In one embodiment, the N channel transistor includes a discrete hole to order (H0) of the first semiconductor layer having a conduction band minimum value (EC2) of the second semiconductor layer; arranged between the first and the second semiconductor layer of wide bandgap semiconductor barrier layer; a gate dielectric layer is disposed on the first semiconductor layer above the gate metal layer; and a gate is arranged on the dielectric layer and has the effective work function, in order to give a gate metal layer zero bias and N terminal characteristics, select the effective work function of the gate metal layer can cause the discrete hole order (H0) below the conduction band minimum (Ec2). The present invention in high performance, low power operation and low standby power supply can be beneficial to use, and in any electronic device using one or more transistors and / or circuit can make good use.
【技术实现步骤摘要】
本专利技术涉及具有单一端子响应的场效应晶体管(field effect transistors, FETs)，尤其涉及一般的外延层结构，上述外延层形成的沟道包括导电带电子的正偏压及负偏压两者，以应用于兼具η端及ρ端特性的场效应晶体管中。
技术介绍
传统的互补式金属氧化物半导体(complementary metal-oxide semiconductor, CMOS)技术利用导电带电子(conduction band electrons)在装置中形成具有η端特性的导电沟道，以及在装置中形成具有P端特性的价带电子(valence band electrons)(空穴)。η沟道及P沟道装置的端子特性又称为“互补”。当这样的互补式装置串联起来，会形成一基本的逻辑门(basic logic gate)，或一反相器(inverter)。此基本的互补式设计主导了数字电子数十年，因为他既简单又低功耗；然而，因为价带电子或空穴本质上流动性比导电带电子低，因此具有P沟道特性的装置的性能不如具有η沟道特性的装置。上述因素限制了互补式金属氧化物半导体变流器的性能。先前技术已描述了导电...
【技术保护点】
１．一种ｎ沟道晶体管，包括：一第一半导体层，具有一分立空穴能阶（Ｈ０）；一第二半导体层，具有一导电带最小值（ＥＣ２）；一宽能带间隙半导体阻障层，置于该第一及该第二半导体层之间；一栅极介电层，置于该第一半导体层之上；以及一栅极金属层，置于该栅极介电层之上，且具有一有效功函数，其中为了施予栅极金属层零偏压，该有效功函数经选择，使该分立空穴能阶（Ｈ０）低于该传导带最小值（Ｅｃ２）。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：麦西亚斯·派斯雷克，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。