TFT阵列基板制造技术

本实用新型专利技术实施例公开了一种TFT阵列基板，涉及显示设备技术领域，解决了液晶电容和存储电容充电不够充分的问题。本实用新型专利技术实施例TFT阵列基板每行像素单元还包括至少一组电压存储电路，每组电压存储电路包括预存储电容和第一开关薄膜晶体管；第一开关薄膜晶体管的栅极、源极与上一行像素单元对应栅极扫描线相连、漏极与所述预存储电容的第一电极相连；所述每个像素单元还包括第二开关薄膜晶体管，第二开关薄膜晶体管的栅极与其所在像素单元对应的栅极扫描线相连、源极与同一行的所述预存储电容第一电极相连、漏极与其所在像素单元的像素电极相连，本实用新型专利技术实施例主要用在显示设备及其制作过程，如TFT阵列基板及其制造过程中。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及显示设备
，尤其涉及TFTCThin Film Transistor，薄膜 场效应晶体管)阵列基板。
技术介绍
在TFT LCD(Liquid Crystal Display，液晶显示器)中，从数据扫描线上输入的 数据信号电压必须在栅极扫描线的选择期间输入，栅极扫描线的选择期间TFT晶体管的源 /漏极是导通的，以便将数据扫描线上的数据信号电压加载到与漏极相连的像素电极。将数据信号电压加载到像素电极的过程包括栅启动信号(一般采用高电平)按 照一定的顺序依次输入各个栅极扫描线，当某一行栅极扫描线上输入了栅启动信号后，该 栅启动信号件输入到该行栅极扫描线所连接的薄膜晶体管的栅极，从而使得对应薄膜晶体 管的源极和漏极导通，此时数据扫描线上的数据信号电压加载到与漏极相连的像素电极， 实现对液晶电容和存储电容的充电，其中液晶电容为像素电极与彩膜基板上的公共电极之 间形成的电容，而存储电容为像素电极与TFT阵列基板上的公共电极之间形成的电容。当栅启动信号输入到下一行栅极扫描线时，前一行的栅极扫描线相应地切断栅启 动信号，从而断开前一行栅极扫描线所连接的薄膜晶体管源极和漏极，并按照上述相同的 过程将数据信号电压加载到当前栅极扫描线对应的像素电极上，以便实现对当前一行栅极 扫描线对应像素的液晶电容和存储电容的充电。由于输入到栅极上的栅启动信号需要一定的时间才能够切断，所以栅极在切断栅 启动信号时存在延时，这样会使下一行TFT的数据信号电压错误的加载在上一行TFT的液 晶电容和存储电容上，导致数据加载错误及显示异常现象。为了防止这种现象的发生，现有 技术中在时序控制上规定上一行TFT的栅极在栅启动信号的下降沿时就提前切断，这样一 来由于栅启动信号的下降沿在栅移动信号上升沿之前，从而保证了在向下一行TFT栅极输 入栅启动信号之前，已经切断上一行TFT的栅极的栅启动信号。在采用上述加载数据信号电压的方案过程中，专利技术人发现现有技术中至少存在如 下问题虽然提前切断栅启动信号能够保证正常加载数据，但是栅极启动信号的持续时间 将缩短，造成每行像素对应液晶电容和存储电容的充电时间也随之减少，导致对液晶电容 和存储电容充电不充分，造成横向微弱亮线的产生，使得画面品质下降。
技术实现思路
本技术的实施例提供一种TFT阵列基板，使得液晶电容和存储电容能够得到 较充分的充电。为达到上述目的，本技术的实施例采用如下技术方案一种TFT阵列基板，包括栅极扫描线、数据扫描线，所述栅极扫描线和数据扫描线 交叉界定出像素单元，并且每个像素单元中包括像素电极和像素薄膜晶体管，所述像素薄膜晶体管的栅极与栅极扫描线相连、源极与数据扫描线相连、漏极与像素电极相连；每行像素单元还包括至少一组电压存储电路，每组电压存储电路包括预存储电容 和第一开关薄膜晶体管；所述第一开关薄膜晶体管的栅极、源极与上一行像素单元对应栅 极扫描线相连、漏极与所述预存储电容的第一电极相连；所述每个像素单元还包括第二开关薄膜晶体管，所述第二开关薄膜晶体管的栅极 与其所在像素单元对应的栅极扫描线相连、源极与同一行的所述预存储电容第一电极相 连、漏极与其所在像素单元的像素电极相连。本技术实施例提供的TFT阵列基板，在每行像素单元中增加了至少一组第一 开关薄膜晶体管和预存储电容，并在每个像素单元中增加了第二开关薄膜晶体管和预存储 电容；由于第一开关薄膜晶体管的栅极连接到了上一行像素单元对应的栅极、源极扫描线， 所以在栅启动信号输入到上一行像素单元对应的栅极扫描线时，第一开关薄膜晶体管的源 极和漏极是导通的，同时第一关薄膜晶体管的源极连接到了栅极扫描线、漏极连接到了预 存储电容，故而，在上一行像素单元显示的时候，栅极扫描线上的信号电压同样会被加载到 预存储电容，使得预存储电容上存储有一定的电压。由于第二开关薄膜晶体管的栅极连接到了当前行的栅极扫描线，当切断上一行的 栅极扫描线上的栅启动信号、并且将栅启动信号输入到当前行的栅极扫描线时，第一开关 薄膜晶体管的源极和漏极是导通的；由于第二开关薄膜晶体管的源极与所述预存储电容的 正极相连、漏极与其所在像素单元的像素电极相连，所以，在将栅启动信号输入到当前行的 栅极扫描线时，除了数据扫描线上的数据信号电压能够向像素电极充电以外，本技术 实施例中的预存储电容中所存储的电压也能够向像素电极充电。故而，采用本技术实施例之后，像素电极能够快速地完成充电，即使充电时间 被缩短，依然能够保证液晶电容和存储电容充电足够充分，减少横向微弱亮线的产生，提高 显示画面的品质。附图说明为了更清楚地说明本技术实施例或现有技术中的技术方案，下面将对实施例 或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅 是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提 下，还可以根据这些附图获得其他的附图。图1为本技术实施例1中一种TFT阵列基板的原理图；图2为本技术实施例1中另一种TFT阵列基板的原理图；图3为本技术实施例2中TFT阵列基板的局部俯视图；图如为本技术实施例2中TFT阵列基板制造方法的第一过程；图4b为本技术实施例2中TFT阵列基板制造方法的第二过程；图如为本技术实施例2中TFT阵列基板制造方法的第三过程；图4d为本技术实施例2中TFT阵列基板制造方法的第四过程；图如为本技术实施例2中TFT阵列基板制造方法的第五过程；图4f为本技术实施例2中TFT阵列基板制造方法的第六过程；图5为本技术实施例2中另一种FT阵列基板的剖视图。具体实施方式本技术实施例提供一种TFT阵列基板及其制造方法，通过在每行像素单元中 增加了至少一组第一开关薄膜晶体管和预存储电容，并在每个像素单元中增加了第二开关 薄膜晶体管和预存储电容；其中，所述第一开关薄膜晶体管的栅极与上一行像素单元对应 栅极、源极扫描线相连、漏极与所述预存储电容的第一电极相连；所述第二开关薄膜晶体管 的栅极与其所在像素单元对应的栅极扫描线相连、源极与同一行的所述预存储电容第一电 极相连、漏极与其所在像素单元的像素电极相连。采用上述方案后，在上一行像素进行显示时能够在预存储电容存储电压，并在当 前行像素进行显示时能够通过预存储电容存储的电压向当前行的像素电极充电，保证液晶 电容和存储电容充电足够充分。下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行 清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的 实施例。基于本技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下 所获得的所有其他实施例，都属于本技术保护的范围。实施例1 本实施例以每个像素中均制作一组第一开关薄膜晶体管和预存储电容、且每个像 素中均制作一个第二开关薄膜晶体管为例进行说明。图1为本技术实施例TFT阵列基板中的局部示意图，图中表示相邻两行的两 个像素单元，假设上面一行是第N行像素，下面的一行为第N+1行像素；图1中的N+1行的 像素单元中包括一个像素薄膜晶体管TFT，该TFT的栅极连接到第N+1行的栅极扫描线、源 极连接到数据扫描线、漏极连接到像素本文档来自技高网...

【技术保护点】
１．一种ＴＦＴ阵列基板，包括栅极扫描线、数据扫描线，所述栅极扫描线和数据扫描线交叉界定出像素单元，并且每个像素单元中包括像素电极和像素薄膜晶体管，所述像素薄膜晶体管的栅极与栅极扫描线相连、源极与数据扫描线相连、漏极与像素电极相连；其特征在于：每行像素单元还包括至少一组电压存储电路，每组电压存储电路包括预存储电容和第一开关薄膜晶体管；所述第一开关薄膜晶体管的栅极、源极与上一行像素单元对应栅极扫描线相连、漏极与所述预存储电容的第一电极相连；所述每个像素单元还包括第二开关薄膜晶体管，所述第二开关薄膜晶体管的栅极与其所在像素单元对应的栅极扫描线相连、源极与同一行的所述预存储电容第一电极相连、漏极与其所在像素单元的像素电极相连。

【技术特征摘要】

【专利技术属性】
技术研发人员：徐永先，冷长林，
申请(专利权)人：京东方科技集团股份有限公司，
类型：实用新型
国别省市：11