画素阵列与其驱动方法及采用该画素阵列的显示面板技术

本发明专利技术涉及一种画素阵列与其驱动方法及采用该画素阵列的显示面板。该画素阵列包括多个画素、多条扫描线、多条数据线和一源极驱动电路。Ｐ（２ｍ，ｎ）表示第２ｍ列第ｎ行的画素，Ｇ（２ｎ）表示第２ｎ条扫描线，Ｘ（ｍ）表示第ｍ条数据线，ｍ、ｎ为整数。在第ｔ帧期间，源极驱动电路经由数据线Ｘ（ｍ）依序以「正、负、负、正、负、正、正、负」等极性分别驱动画素Ｐ（２ｍ－１，ｎ）、Ｐ（２ｍ，ｎ）、Ｐ（２ｍ－１，ｎ＋１）、Ｐ（２ｍ，ｎ＋１）、Ｐ（２ｍ－１，ｎ＋２）、Ｐ（２ｍ，ｎ＋２）、Ｐ（２ｍ－１，ｎ＋３）与Ｐ（２ｍ，ｎ＋３）。本发明专利技术画素阵列的测试程序较简单。

【技术实现步骤摘要】

本专利技术是有关于一种画素阵列与其驱动方法及采用该画素阵列的显示面板，且特别是有关于一种双栅极(Dual Gate)画素阵列与其驱动方法及采用该画素阵列的显示面 板。
技术介绍
随着大尺寸显示面板的产品需求，液晶显示面板的结构发展出一种被称为双栅 极画素阵列(pixel array)。在双栅极画素阵列中，同一个画素行配置两条扫描线。在同 一个画素行中，两相邻的画素(pixel)共享一条数据线，因而得以使数据线数目减半，所 以相对地降低源极驱动器(sourcedriver)的成本。在传统技术中，共享同一条数据线的两 相邻画素是以相同极性而被源极驱动器所驱动着。然而，在测试液晶显示面板的闪烁情形时，双栅极与非双栅极画素阵列的测试 方法并不相同，此会造成程序上的繁杂。
技术实现思路
为了解决现有技术的液晶显示面板的画素阵列测试程序繁杂的问题，有必要提 供一种测试程序简单的画素阵列与其驱动方法及采用该画素阵列的显示面板。本专利技术提出一种画素阵列，包括多个画素、多条扫描线、多条数据线和一源极 驱动电路。其中，以P(2m，η)表示该多个画素中第2m列第η行的画素，以G(2η)表 示该多条扫描线的第2η条扫描线，以X(m)表示该多条数据线的第m条数据线，而m、 η为整数。扫描线G(2n-1)耦接至画素P(2m_l，η)与画素P(2m+2，η)的控制端。扫 描线G(2η)耦接至画素P(2m，η)与画素P(2m+1，η)的控制端。数据线X(m)耦接至 画素P(2m-1，η)与画素P(2m，η)的数据端。在第t帧期间，源极驱动电路经由数据 线X(m)分别以「正极性、负极性、负极性、正极性、负极性、正极性、正极性、负极 性」依序驱动画素 P(2m_l，η)、P (2m, η)、P(2m_l，η+1)、P (2m, η+1)、P(2m_l， η+2)、P(2m, η+2)、P(2m_l，η+3)与 P(2m，n+3)，其中 t 为整数。本专利技术提出一种驱动方法，以驱动上述画素阵列。该驱动方法包括在第t帧期 间，经由数据线X(m)分别以「正极性、负极性、负极性、正极性、负极性、正极性、 正极性、负极性」依序驱动画素P(2m_l，η)、P (2m, η)、P(2m_l，η+1)、P (2m, η+1)、P(2m-1, η+2)、P (2m, η+2)、P(2m_l，η+3)与 P(2m，n+3),其中 t 为整数。本专利技术提出一种显示面板，包括多个画素、多条扫描线和多条数据线。其中， 以P(2m，η)表示该多个画素中第2m列第η行的画素，以G(2η)表示该多条扫描线的第 2η条扫描线，以X(m)表示该多条数据线的第m条数据线，而m、η为整数。扫描线 G(2n-1)耦接至画素P(2m-1，η)与画素P(2m+2，η)的控制端。扫描线G(2n)耦接至 画素P(2m，η)与画素P(2m+1，η)的控制端。数据线X(m)耦接至画素P(2m_l，η) 与画素P(2m，η)的数据端。数据线X(m+1)耦接至画素P(2m+1，η)与画素P(2m+2，η)的数据端。基于上述，本专利技术提供一种画素阵列与其驱动方法，在不更动源极驱动电路 与栅极驱动电路的情况下，可以在双栅极画素阵列实现「1+2线点反转(1+2 line dot inversion) J的极性反转技术。本专利技术画素阵列可使用与测试非双栅极画素阵列的同一套 方法，测试双栅极画素阵列的闪烁情形，故测试程序简单。附图说明 图1为依照本专利技术一实施例说明平面显示器的系统方块示意图。图2A是依照本专利技术实施例说明图1中多个信号于第t帧期间F(t)的时序波形 图。图2B是依照本专利技术实施例说明于第t帧期间F(t)，图1的双栅极显示面板中多 个画素的驱动顺序。图3A是依照本专利技术实施例说明图1中多个信号于第t+Ι帧期间F(t+1)的时序波 形图。图3B是依照本专利技术实施例说明于第t+Ι帧期间F(t+1)，图1的双栅极显示面板 中多个画素的驱动顺序。具体实施例方式图1为依照本专利技术一实施例说明平面显示器100的系统方块示意图。请参照图 1，平面显示器100包括时序控制器110、源极驱动电路120、栅极驱动电路130和双栅极 显示面板140。双栅极显示面板140在本实施例中是液晶显示面板。依照设计需求与制 程，源极驱动电路120与/或栅极驱动电路130可能配置在印刷电路板、软性电路板或双 栅极显示面板140的玻璃基板上。例如，本实施例的源极驱动电路120是配置在双栅极 显示面板140的玻璃基板上，而构成一个画素阵列模块。该画素阵列(或双栅极显示面板140)还包括多个画素、多条数据线和多条扫描 线。在图1中，以P(2m，η)表示该多个画素中第2m列(column)第η行(row)的画素， 以G(2n)表示该多条扫描线的第2η条扫描线，以X(m)表示该多条数据线的第m条数据 线，其中m、η为整数。值得注意的是，数据线X(m)可以是双栅极显示面板140中任 何一条数据线，而扫描线G(2n-1)与扫描线G(2n)可以是双栅极显示面板140中任何两 条相邻的扫描线。扫描线G(2n-1)耦接至画素P(2m_l，η)与画素P(2m+2，η)的控制端。扫描 线G(2η)耦接至画素P(2m，η)与画素P(2m+1，η)的控制端。数据线X(m)耦接至画 素P(2m-1，η)与画素P(2m，η)的数据端。数据线X(m+1)耦接至画素P(2m+1，η)与 画素P(2m+2，η)的数据端。其它画素P(2m+3，η) P(2m+10，η)、画素P(2m_l， n+1) P(2m+10，n+1)、画素P(2m_l，n+2) P(2m+10，n+2)、画素P(2m_l，n+3) P(2m+10, n+3)可以参照上述画素P(2m_l，η) P(2m+2，η)的说明而分别耦接至对 应的扫描线与数据线，如图1所示。图2Α是依照本专利技术实施例说明图1中多个信号在某一个帧(frame)期间(以下称 第t帧期间F(O)的时序波形图。图3A是依照本专利技术实施例说明图1中多个信号在下一个帧期间(以下称第t+1帧期间F(t+1))的时序波形图。图2A、2B、3A、3B中以「+」 表示正极性，而以「_」表示负极性。 请参照图1与图2A。栅极驱动电路130受控于时序控制器110而循序驱动该 多条扫描线，如图2A所示扫描线G(2n-1) G(2n+6)的信号波形。扫描线G(2n_l) G(2n+6)所输出的脉冲可以开启双栅极显示面板140中对应的画素。受控于时序控制 器110的源极驱动电路120可以配合栅极驱动电路130的时序而驱动数据线X(m) X(m+5),以将多个灰阶数据分别写入对应的画素。依照时序控制器110所输出的极性控制信号POL，源极驱动电路120可以决定数 据线X(m) X(m+5)上灰阶数据的极性。须特别注意的是，图2A所示极性控制信号 POL仅绘出一个完整的周期，未绘出的部分可以参照已绘出的波形而类推之。在第t帧期间F (t)，时序控制器110输出给源极驱动电路120的极性控制 信号 POL 为「1、0、0、1、0、1、1、0、1、0、0、1、0、1、1、0、 …」。 源 极驱动电路120依据极性控制信号POL而决定数据线X(m)灰阶数据的极性为本文档来自技高网...

【技术保护点】
一种画素阵列，包括多个画素，多条扫描线，多条数据线和一源极驱动电路，其特征在于：第２ｍ列第ｎ行的画素表示为Ｐ（２ｍ，ｎ），ｍ、ｎ为整数，第２ｎ条扫描线表示为Ｇ（２ｎ），扫描线Ｇ（２ｎ－１）耦接至画素Ｐ（２ｍ－１，ｎ）与画素Ｐ（２ｍ＋２，ｎ）的控制端，扫描线Ｇ（２ｎ）耦接至画素Ｐ（２ｍ，ｎ）与画素Ｐ（２ｍ＋１，ｎ）的控制端，第ｍ条数据线表示为Ｘ（ｍ），数据线Ｘ（ｍ）耦接至画素Ｐ（２ｍ－１，ｎ）与画素Ｐ（２ｍ，ｎ）的数据端，该源极驱动电路电性耦接该多条数据线，在一第ｔ帧期间，该源极驱动电路经由该数据线Ｘ（ｍ）分别以「正极性、负极性、负极性、正极性、负极性、正极性、正极性、负极性」依序驱动画素Ｐ（２ｍ－１，ｎ）、Ｐ（２ｍ，ｎ）、Ｐ（２ｍ－１，ｎ＋１）、Ｐ（２ｍ，ｎ＋１）、Ｐ（２ｍ－１，ｎ＋２）、Ｐ（２ｍ，ｎ＋２）、Ｐ（２ｍ－１，ｎ＋３）与Ｐ（２ｍ，ｎ＋３），ｔ为整数。

【技术特征摘要】
1.一种画素阵列，包括多个画素，多条扫描线，多条数据线和一源极驱动电路，其 特征在于第2m列第η行的画素表示为P (2m，η), m、η为整数，第2η条扫描线表示 为G(2n)，扫描线G(2n-1)耦接至画素P(2m_l，η)与画素P(2m+2，η)的控制端，扫 描线G(2η)耦接至画素P(2m，η)与画素P(2m+1，η)的控制端，第m条数据线表示为 X(m)，数据线X(m)耦接至画素P(2m-1，η)与画素P(2m，η)的数据端，该源极驱动电 路电性耦接该多条数据线，在一第t帧期间，该源极驱动电路经由该数据线X(m)分别以「正极性、负极性、负极性、正极性、负极性、正极性、正极性、负极性」依序驱动画 素 P(2m_l，η)、P (2m, η)、P(2m_l，η+1)、P (2m, η+1)、P(2m_l，η+2)、P (2m, η+2)、P(2m-1, η+3)与 P(2m，n+3)，t 为整数。2.如权利要求1所述的画素阵列，其特征在于在该第t帧期间，该源极驱动电路经 由该数据线X(m+1)分别以「负极性、正极性、正极性、负极性、正极性、负极性、负 极性、正极性」依序驱动画素 P(2m+2，η)、P(2m+1, η)、P(2m+2, η+1)、P(2m+1, η+1)、P(2m+2, η+2)、P(2m+1, η+2)、P(2m+2, η+3)与 P(2m+1，n+3)。3.如权利要求1所述的画素阵列，其特征在于在第t+Ι帧期间，该源极驱动电路经 由该数据线X(m)分别以「负极性、正极性、正极性、负极性、正极性、负极性、负极 性、正极性」依序驱动画素 P(2m_l，η)、P (2m, η)、P(2m_l，η+1)、P (2m, η+1)、 P(2m-1, η+2)、P (2m, η+2)、P(2m_l，η+3)与 P (2m，n+3)。4.如权利要求3所述的画素阵列，其特征在于在该第t+Ι帧期间，该源极驱动电 路经由该数据线X(m+1)分别以「正极性、负极性、负极性、正极性、负极性、正极 性、正极性、负极性」依序驱动画素P(2m+2，η)、P(2m+1, η)、P(2m+2, η+1)、 P(2m+1, η+1)、P(2m+2, η+2)、P(2m+1, η+2)、P(2m+2, η+3)与 P(2m+1，n+3)。5.如权利要求1所述的画素阵列，其特征在于该画素阵列进一步包括一栅极驱动 电路，该栅极驱动电路电性耦接该多条扫描线，该栅极驱动电路配合该源极驱动电路的 时序而循序驱动该多条扫描线。6.如权利要求1所述的画素阵列的驱动方法，该驱动方法包括在第t帧期间，经由该数据线X(m)分别以「正极性、负极性、负极性、正极性、...

【专利技术属性】
技术研发人员：柯瑞峰，李政修，许义忠，
申请(专利权)人：群康科技深圳有限公司，群创光电股份有限公司，
类型：发明
国别省市：94[中国|深圳]