用于在启动序列期间检测非易失性存储器的电路和方法技术

提出用于在处理器启动序列期间检测与计算装置相关联的非易失性存储（ＮＶＭ）装置（３２１、３２３、３２５）的电路（５００）和方法（６００、７００）。该ＮＶＭ装置具有对应的起始地址（３３１、３３２、３３３）以及处理器在复位间隔之后从与第一ＮＶＭ装置相关联的第一起始地址开始操作。电路包括ＮＶＭ装置检测器，其通过从如果存在的ＮＶＭ装置的每一个中的预定位置读取（５１２、５１４、５１６）包括标识符、码字、ＮＶＭ大小或ＮＶＭ类型的验证代码，来判定ＮＶＭ装置是否存在。如果该ＮＶＭ装置不存在，则检测器返回指令（５１３、５１５、５１７），以让处理器在下个ＮＶＭ装置的起始地址处继续执行。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术主要涉及计算机启动序列处理。更具体地，本专利技术涉及在 诸如包括位于移动收发机中的接收机、集中收发机、相关设备的计算 装置内的装置中的电路和方法，包括用于在启动序列期间检测非易失性存储(NVM)装置的超宽带(UWB)装置。
技术介绍
在包括无线电发射机和接收机的现代电子计算装置中的处理电路 面临独特机遇，即部分由高速需求以及关于操作的模块性、可量测性、 简单性和鲁棒性的需求等导致的有助于启动操作。特别地，假设，因为本领域中知道的理由，模块性和可量测性需求对于允许为不同操作 水平不同地配置标准计算平台来说很重要，所以可以基于具有不同软 件的标准计算平台的提供而提供附加的操作特征或特征包，该不同软 件可以从例如与计算平台集成的NVM装置读取，或在制造期间被插入 到装置内，或者甚至在购买后等由用户插入到计算平台中。在提供所用的多个特征的同时使用不同NVM装置可能导致这样 的问题，即根据NVM装置的数量和尺寸，计算平台可能难以访问NVM 装置。计算平台必需设有复杂存储器控制器以管理各种存储装置。可 选择地，计算平台必须将NVM装置的使用限制为在标准地址处的标准 尺寸的装置的使用。当适应性和可量测性是主要目标时，没有选项是 理想的。例如，在存储器管理器的情况下，逻辑或虚拟地址被映射到物理 存储空间，从而使得，当处理器从逻辑或虚拟地址读取时，存储器控 制器解析逻辑或虚拟地址，并访问与该逻辑或虚拟地址相关联的物理存储器。为了执行映射，存储器控制器必须从基本输入输出系统(BIOS)设置获得存储器配置，或者必须执行物理存储空间的检査，增加了执行启动序列所需的总时间。此外，注意到，每个存储器访问被执行为转换，并由此每次访问采用了额外时间，对具有高速操作需求的装置导致了潜在的速度问题。因此，有利的是，使得计算平台具有以一致方式启动的能力同时具有从任何NVM装置读取的能力，其可以存在而无需长度地址转换机制、复杂的存储器管理器装置等。附图说明在附图中，在各个视图中相似参考数字表示相同或功能相似的元件，附图连同下面详细描述被包括在说明书中并形成说明书的一部分，用于进一步示出多个实施例以及解释根据本专利技术的多个原理和优点。图1是示出根据本专利技术多个示例性实施例的基本硬件结构的部分的图示；图2是示出来自只读存储器(ROM)的传统处理器启动序列的图示；图3是示出根据本专利技术多个例示实施例的包括处理器和NVM检测器电路的例示装置的图示；图4是示出根据本专利技术例示实施例用于确定NVM装置的存在的例示处理流的图示；图5是根据本专利技术多个例示实施例的例示电路的图示，该例示电路包括处理器和NVM检测器电路；图6是示出根据本专利技术多个例示实施例的例示过程的流程图；以及图7是示出根据本专利技术多个可选择例示实施例的例示过程的流程图。8具体实施例方式提供本公开以生效形式(enabling fashion)解释执行本专利技术一个或 多个实施例的最佳模式。还提供本公开以改进对于本专利技术原理及其优 点的理解和认知，而非以任何方式限制本专利技术。本专利技术仅仅由所附权 利要求及其等效定义，所所附权利要求包括在本申请的未决期间做出 的任何修改。还知道，诸如第一和第二等的关系术语的使用仅用来将一个实体、 项目或行为从另一个区别开，而非必需需要或暗示在这些实体、项目 或行为之间的任何实际该关系或次序。注意， 一些实施例可以包括多 个过程或步骤，其可以任何次序执行，除非明确和必要地限制为特定 次序，也就是没有这样限制的过程或步骤可以以任何次序执行。在实现时，大部分专利技术功能和很多专利技术原理可以得到软件或集成 电路(IC)的支持，诸如嵌入式处理器及用于其的软件或专用集成电 路。预期，本领域技术人员，得到由例如可用时间、现有技术和经济 考虑激发的可能显著的努力和很多设计选择，在这里公开的概念和原 理的引导下，将易于能够利用最小的实践生成这样的软件指令或IC。 因此，为了简短以及最小化模糊根据本专利技术的原理和概念的风险，如 果有，则这些软件和IC的进一步讨论将被限制为关于例示实施例使用 的原理和概念的本质。因此，在一个实施例中，描述用于在与处理器相关联的执行序列 期间检测两个或多个非易失性存储(NVM)装置的存在的方法，该执 行序列诸如启动序列等。将知道，两个或多个NVM装置具有对应的两 个或多个预定的开始地址。可以复位处理器，从而当完成复位操作时， 处理器从与NVM装置的第一个相关联的起始位置的第一个开始操作。 同时，可以判定每个NVM装置是否存在。可以从与第一个NVM装置 相关联的预定起始位置的第一个执行读取。如果第一个NVM装置被判 定为不存在，诸如通过JUMP指令来指示处理器在与NVM装置的第二个相关联的第二起始位置处继续执行。例如通过将处理器维持在复位状态直到完成对于每个NVM装置的判定，来在复位期间以及在处理器开始操作之前进行判定。可选择地，如果还没有完成对于一个或多个NVM装置的判定，则可以开始从起始位置的读取，以及致使处理器等待。在处理器开始操作之后，可以从与第一个NVM装置相关联的任何地址执行读取，如果该第一个NVM装置不存在，则可以诸如利用JUMP指令指示处理器在与两个或多个NVM装置的第二个相关联的两个或多个起始位置的第二个处继续执行。判定可以包括诸如使用下面更详细描述的NVM检测器电路独立于处理器地从两个或多个NVM装置的每个中的已知位置读取验证码。该验证码可以包括标识符、码字、NVM大小、NVM类型等或它们的组合。读取进一步可以从与第二个NVM装置相关联的第二预定起始地址执行，以及如果该第二个NVM装置不存在，则可以利用诸如JUMP指令指示处理器在与两个或多个NVM装置的第三个相关联的两个或多个起始地址的第三个处继续执行。将知道，可以在任何数量的NVM装置上使用相同的过程。因此，在处理器开始操作之后，从与如果不存在的第二个NVM装置相关联的任何地址读取，将导致处理器诸如由JUMP指令指示以在与第三个NVM装置相关联的第三起始位置处继续执行，等等。根据另一例示实施例，公开用于在处理器启动期间检测两个或多个非易失性存储(NVM)装置的存在的电路。该NVM装置具有对应的预定起始地址。该电路包括处理器，处理器被配置为在复位间隔之后从与第一个NVM装置相关联的第一预定起始地址开始操作。该电路还包括耦合到处理器的总线以及耦合到总线的两个或多个处理器。检测器电路能够耦合到NVM装置，以及被配置为判定与各个预定起始地址相关联的各个NVM装置是否存在。处理器可以从与第一 NVM装置关联的第一预定起始地址读取，并且如果第一 NVM装置被其第一检测器电路判定为不存在，则处理器跳转到与第二 NVM装置关联的第二起始地址。如果该装置不存在，则处理器还可以跳转到在与各个NVM装置相关联的地址范围内的处理器进行读取后的起始地址的下一个。将知道，根据本专利技术，电路可以被构造为集成电路，并且至少一个NVM装置，如果存在，被集成到集成电路中并且耦合到检测器电路的相应一个。可选择地，至少一个NVM装置，如果存在，是电连接到检测器电路的相应一个的外部NVM装置。根据本专利技术又一例示实施例，公开用于在检测器启动序列期间检测是否存在两个或多个非易失性存储(NVM)装置的电路。该两个或多个NVM装置具有对应本文档来自技高网...

【技术保护点】
一种用于在与处理器相关联的执行序列期间检测两个或多个非易失性存储（ＮＶＭ）装置的存在的方法，所述两个或多个ＮＶＭ装置具有对应的两个或多个预定起始地址，所述方法包括：　复位所述处理器，从而当完成所述复位操作时，从与所述两个或多个ＮＶＭ装 置的第一个相关联的所述两个或多个预定起始地址的第一个开始操作；　判定包括与所述两个或多个预定起始地址的所述第一个相关联的所述两个或多个ＮＶＭ装置的所述第一个的所述两个或多个ＮＶＭ装置的每一个是否存在；以及　从与所述两个或多个ＮＶ Ｍ装置的所述第一个相关联的所述两个或多个预定起始地址的所述第一个进行读取，以及，如果在所述判定中判定所述两个或多个ＮＶＭ装置的所述第一个不存在，则指示所述处理器在与所述两个或多个ＮＶＭ装置的第二个相关联的所述两个或多个起始地址的第二个处继续执行。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：保罗M韦纳，
申请(专利权)人：飞思卡尔半导体公司，
类型：发明
国别省市：US[美国]