一种电平位移电路制造技术

本实用新型专利技术涉及一种电平位移电路，它包括包括第一电路本体、第二电路本体和两条连接在所述第一电路本体和第二电路本体之间的支路，其中：第一条支路包括第三晶体管和第四晶体管，且该第三晶体管的栅极和第四晶体管的栅极连接；第二条支路包括电阻和第九晶体管，且该电阻的一端分别与第九晶体管的漏极、所述第一条支路中的第三晶体管的栅极以及第四晶体管的栅极连接，另一端连接有一电源。本实用新型专利技术通过利用晶体管的源极电压不高于栅极电压的基本原理，可以满足晶体管栅极和源极之间的压差，而不会对低压部分的晶体管造成损坏，从而适应新的要求来控制功率电子芯片或者驱动芯片中的低压部分。（*该技术在2018年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及功率电子芯片制造领域，尤其涉及一种用于将高压转换成 低压的电平位移电路。
技术介绍
现在^L多驱动芯片或者功率电子芯片系统中，都存在不同的电压，有的电压只 有几伏，有的电压则高达几十伏，由于它们之间由于存在相互制约的关系，因此它 们之间必然存在信号之间的转换，从而必须使用到用于高压转换成低压或低压转换 成高压的电平位移电路。现在几乎在所有功率电子芯片或者驱动芯片中都通过将高压转换成低压控制 信号来控制芯片中的低压部分，随着节能低功耗要求的出现，以及功率电子芯片或 者驱动芯片应用范围的不断扩大，要求芯片的低压部分很低，高压部分比较高，即 芯片内部的不同电源差越来越大。目前将高压转换成低压的电路结构如附图说明图1所示，它包括相互连接的第一电路本 体l'和第二电路本体2',其中第一电路本体r包括晶体管M3，和晶体管M4，，第 二电路本体2'包括晶体管M5，和晶体管M6'，输入信号INPUT的电平范围为VCC 到VCC-VT之间(VT为晶体管的最高耐压)，当晶体管M3，或者晶体管M4，导通 的时候，B点或C点的电位为0到VCC,这样就导致晶体管M5，或者晶体管M6， 的栅源之间的耐压需要很大，然而现在这种晶体管的耐压一般只有十几伏，若耐压 到几十伏的话，晶体管占的面积就会非常大，而且基本上没有用处，因此现有的这 种电路结构将会导致晶体管M5，或者晶体管M6，被击穿。由于目前功率电子芯片或者驱动芯片都采用BCD (双极性CMOS-DMOS, Bipolar CMOS DMOS )工艺，这种芯片高压部分的晶体管的栅极和源极之间的压 差与耐压差别很大，因此，上述的将高压转换成低压的电路结构已经越来越不能适 应新的要求，并且若解决不好就可能导致芯片被烧毁严重后果。
技术实现思路
为了克服上迷现有技术存在的不足，本技术旨在提供一种改进的电平 位移电路，以达到在将高压转换成低压的时候，把晶体管的栅极和源极之间的 电压固定在合理范围内的目的，从而将转换成的低压信号去控制功率电子芯片 或者驱动芯片中的低压部分电路。本技术所述的一种电平位移电路，包括第一电路本体和第二电路本体，其中第一电路本体包括第五晶体管(M5)和第六晶体管(M6),第二电 路本体包括第一晶体管(Ml)和第二晶体管(M2)，其特征在于它还包括 两条连接在所述第 一 电路本体和第二电路本体之间的支路，其中第一条支路包括第三晶体管(M3)和第四晶体管(M4),且该第三晶体 管(M3)的4册极和第四晶体管(M4)的栅极连接；第二条支路包括电阻(Rl)和第九晶体管(M9),且该电阻(Rl)的一 端分别与第九晶体管(M9)的漏极、所述第一条支路中的第三晶体管(M3) 的棚4及以及第四晶体管(M4)的4册极连接，另一端连接有一电源。在上述的一种电平位移电路中，所述第一条支路中第三晶体管(M3)的漏 极与所述第五晶体管(M5)的漏极连接，第三晶体管(M3)的源极与所述第 一晶体管(Ml )的漏极连接，第四晶体管(M4 )的漏极与所述第六晶体管(M6 ) 的漏极连接，第四晶体管(M4)的源极与所述第二晶体管(M2)的漏极连接。在上述的一种电平位移电路中，所述第二条支路中第九晶体管(M9)的栅 极和源极连接，并同时接地。由于釆用了上述的技术解决方案，本技术采用了利用晶体管的栅极电 压来驱动晶体管，使得晶体管的源极电压不高于栅极电压的工作原理，在将高 压转换成低压时，使得转换点的电压比较低，这样就能够驱动功率电子芯片或 者驱动芯片中低压部分的晶体管，满足晶体管栅极和源极之间的压差，而不会 对低压部分的晶体管造成损坏，另外，本技术的结构简单，实现方便，可 以很好的去控制功率电子芯片或者驱动芯片中的低压部分。附困说明图l是现有技术中电平位移电路的原理4图2是本技术的一种电平位移电路的原理图。具体实施方式如图2所示，本技术，即一种电平位移电路，包括第一电路本体1、 第二电路本体2和两条连接在所迷第 一 电路本体和第二电路本体之间的支路， 其中，第一电路本体1包括第五晶体管M5、第六晶体管M6和倒相器J，第二 电路本体2包括第一晶体管Ml、第二晶体管M2、第七晶体管M7和第八晶体 管M8。第一条支路包括第三晶体管M3和第四晶体管M4,且该第三晶体管M3 的栅极和第四晶体管M4的栅极连接，其中，第三晶体管M3的漏极与第五晶 体管M5的漏极连接，第三晶体管M3的源极与第一晶体管Ml的漏极连接， 第四晶体管M4的漏极与第六晶体管M6的漏极连接，第四晶体管M4的源极 与第二晶体管M2的漏极连接；第二条支路包括电阻R1和第九晶体管M9，且该电阻R1的一端分别与第 九晶体管M9的漏极、第一条支路中的第三晶体管M3的栅极以及第四晶体管 M4的栅极连接，另一端连接有一低压电源VDD。第二条支路中第九晶体管M9的栅极和源极连接，并同时接地。第一电路本体1中第五晶体管M5的源极与第六晶体管M6的源极同时连 接到电源VCC,第六晶体管M6的栅极与倒相器J的输入端连接，接收输入信 号INPUT,第五晶体管M5的栅极与倒相器J的输出端连接。第二电路本体2中第一晶体管Ml的栅极与第二晶体管M2的漏极连接， 第二晶体管M2的栅极分别与第一晶体管Ml的漏极、第七晶体管M7的栅极 和第八晶体管M8的栅极连接；第七晶体管M7的源极与低压电源VDD连接， 第七晶体管M7的漏极与第八晶体，M8的漏极连接，用于输出信号OUT;第 一晶体管Ml的源极、第二晶体管M2的源极和第八晶体管M8的源极同时接 地。参阅图2，在本技术所述的电平位移电路中，输入信号INPUT在电平 VCC到电平VCC-VT之间来回变化，输入信号INPUT通过第五晶体管M5和 第六晶体管M6转换到B点、C点，因此，B点和C点之间的最高电压为VCC，接着输入信号INPUT又通过第三晶体管M3、第四晶体管M4、第九晶体管M9 和电阻R1的作用传到D点、E点，由于F点的电位为VDD，因此，4吏得D点 和E点电位在VDD-VTH ( VTH为第三晶体管M3和第四晶体管M4的阈值电 压)和零之间来回变化，因此第七晶体管M7和第八晶体管M8管就不会出现 栅源电压差4艮大的情况，从而可以保证第七晶体管M7和第八晶体管M8管工 作在安全区，使得整个电平位移电路的工作状况良好，输出的信号OUT可以 很好的控制功率电子芯片或者驱动芯片中的低压部分。综上所述，本技术所述的用于将高压转换成低压的电平位移电路作为 功率电子芯片或者驱动芯片中的基本电路，通过利用晶体管的源极电压不高于 栅极电压的基本原理，可以满足晶体管栅极和源极之间的压差，而不会对低压 部分的晶体管造成损坏，从而适应新的要求来控制功率电子芯片或者驱动芯片 中的低压部分。以上结合附图实施例对本技术进行了详细说明，本领域中普通技术人 员可根据上述说明对本技术做出种种变化例。因而，实施例中的某些细节 不应构成对本技术的限定，本技术将以所附权利要求书界定的范围作 为本技术的保护范围。权利要求1.一种电平位移电路，包括第一电路本体和第二电路本体，其中第一电路本体包括第五晶体管(M5)和第六晶体管(M6)，第二电路本体包括第一晶体管(M1)和第二晶体管本文档来自技高网...

【技术保护点】
一种电平位移电路，包括第一电路本体和第二电路本体，其中第一电路本体包括第五晶体管（Ｍ５）和第六晶体管（Ｍ６），第二电路本体包括第一晶体管（Ｍ１）和第二晶体管（Ｍ２），其特征在于：它还包括两条连接在所述第一电路本体和第二电路本体之间的支路，其中：　第一条支路包括第三晶体管（Ｍ３）和第四晶体管（Ｍ４），且该第三晶体管（Ｍ３）的栅极和第四晶体管（Ｍ４）的栅极连接；　第二条支路包括电阻（Ｒ１）和第九晶体管（Ｍ９），且该电阻（Ｒ１）的一端分别与第九晶体管（Ｍ９）的漏极、所述 第一条支路中的第三晶体管（Ｍ３）的栅极以及第四晶体管（Ｍ４）的栅极连接，另一端连接有一电源。

【技术特征摘要】

【专利技术属性】
技术研发人员：袁文师，
申请(专利权)人：上海贝岭股份有限公司，
类型：实用新型
国别省市：31[中国|上海]