本发明专利技术公开了一种输出带低压差线性稳压器的低温度系数ＣＭＯＳ带隙基准电路，该带隙基准电路包括启动电路模块、带隙基准模块、钳位运算放大器和基于ＬＤＯ的输出驱动模块；其中启动电路模块的输出端和带隙基准模块的输入端相连；带隙基准模块的输出端和输出驱动模块的输入端相连；输出驱动模块的输出端输出所需的带隙基准电压。本发明专利技术采用低压差线性稳压器作为输出缓冲级，不仅满足了高驱动能力的要求，同时可以获得较低的电压输出。
【技术实现步骤摘要】
本专利技术涉及一种电路，特别是一种输出带低压差线性稳压器的低温度系数CMOS 带隙基准电路，在集成电路系统中，带隙基准电路是一个必不可少的，它具有低温度系数、 高电 源抑制比、长期稳定等优点，通常用来为混频器(Mixer)、压控振荡器(VC0)、信道选通 滤波器(CSF)、模数转换器(ADC)、可编程增益放大器(PGA)等模块提供精确的电压电流参 考源。
技术介绍
基准电压源是当代模拟集成电路极为重要的组成部分，它对高新模拟电子技术的 应用与发展具有重要作用。在许多集成电路中，如数模转换器。模数转换器、线性稳压器都 需要精密而又稳定的电压基准。在精密测量仪器仪表和广泛应用的数字通信系统中都经常 把集成基准电压源用作系统测量和校准的基准。电压基准电路与线性稳压电路有许多共同 之处。实际上，线性稳压电路从功能上可以看作是一种电压基准电路，但输出电流(或功率) 比较大。几乎表征这两种电路的所有技术指标都有很大的通用性，不同之处在于电压基准 电路对与温漂、精度有关的指标要求比较高。因此，为高性能系统选择基准电压源的原则 是对外围电路容宽差，以降低系统成本； 温度系数低，以减小温度变化对精度的影响； 长期稳定性好，热滞后小，确保系统的重复性； 噪声低，减少对系统分辨率的限制； 功耗低，以适合用于电池供电系统； 容性负载驱动能力强，以减小动态负载误差。鉴于基准电压源的上述特点，为了满足各种应用场合的要求，模拟集成电路制造 商推出许多种类的高精度集成基准源。从工作原理角度来看，设计基准电压源最关键的问 题是精度高和温漂小。1971年，Robert Widla划时代地提出了带隙基准的概念，由于采用这种技术的 电压源电路与其他类型的电压源相比，更容易与标准CMOS (complementary metal-oxide semiconductor (CMOS))工艺兼容，具有更低的电源电压，因此被广泛应用于各种模拟集成 电路中。带隙基准电压源是一种不依赖于温度和电源的基准技术，在许多领域都有广泛应 用。在带隙基准的诸多特性当中，低温度系数及较宽的工作温度范围对射频系统及高分辨 率的模数、数模转换器尤为重要，甚至这种温度稳定性，宽工作温度范围，以及基准的抗噪 声性能可以影响整个系统的精度很性能。但是近年来，随着集成电路特征尺寸的不断减少，电源电压的不断降低，系统对高 集成度、高性能的带隙基准提出了愈来愈迫切的需求。现在通常采用电流模式的结构可以 获得任意的输出电压值；采用指数曲率温度补偿技术来减小温度系数；采用高增益深度负反馈回路来减小电源电压对基准电压的影响，从而来提高电源抑制比；采用低压差线性稳 压器来稳定输出电压等
技术实现思路
本专利技术的目的是设计一种输出带低压差线性稳压器的低温度系数CMOS带隙基准 电路，该带隙基准不仅可以获得较低的温度系数，还可以驱动很大容性范围的负载。本专利技术的目的是这样实现的一种输出带低压差线性稳压器的低温度系数CMOS带隙基准电路，特点是该电路包括 启动电路模块A、带隙基准模块B、钳位运算放大器D和基于低压差线性稳压器的输出驱动 模块C，其中启动电路模块A包括第一 MOS管Ml、第二 MOS管M2、第三MOS管M3、第四MOS 管M4、第五MOS管M5、第六MOS管M6和第七MOS管M7 ；带隙基准模块B包括第一镜像电流 管M8、第一晶体管Q1、第二镜像电流管M9、第三镜像电流管M10、第二晶体管Q2、第一电阻 R1、第四镜像电流管Mil、第三晶体管Q3及第二电阻R2 ；钳位运算放大器D包括第一尾电流 管Ni、第二尾电流管N2、第三尾电流管P1、第四尾电流管P2、第五尾电流管P3，第一差分输 入管P4、第二差分输入管P5，第一负载管N3、第二负载管N4、第三负载管N5、第一零点补偿 电阻Rz及第一零点补偿电容Cz ；基于低压差线性稳压器的输出驱动模块C包括第五镜像 电流管M12、第六镜像电流管M13、第六尾电流管M18、第三差分输入管M16、第四差分输入管 M17、第四负载管M14、第五负载管M15、第二零点补偿电阻R3、第二零点补偿电容Cl、调整管 M19、第一分压电阻R4及第二分压电阻R5 ；所述第一 MOS管Ml的源端接电源端VDD、栅端接地；第一 MOS管Ml的漏端、第二 MOS 管M2的漏端和第三MOS管M3的栅端相连；第二 MOS管M2的源端接地；第二 MOS管M2的 栅端、第五MOS管M5的栅端、漏端、第四MOS管M4的漏端和第七MOS管M7的栅端相连；第 三MOS管M3的源端接地；第三MOS管M3的漏端、第四MOS管M4的栅端、第六MOS管M6的 栅端、第一镜像电流管M8的栅端、第二镜像电流管M9的栅端、第三镜像电流管MlO的栅端、 第四镜像电流管Mll的栅端、第五镜像电流管M12的栅端、钳位运算放大器D的输出端、第 六MOS管M6的漏端和第七MOS管M7的漏端相连；第四MOS管M4的源端接电源端VDD ；第 五MOS管M5的源端接地；第六MOS管M6的源端接电源端VDD ；第七MOS管M7的源端接地； 第一镜像电流管M8的源端接电源VDD ；第一镜像电流管M8的漏端、钳位运算放大器D的负 输入端VIN和第一晶体管Ql的发射极相连；第一晶体管Ql的基极、集电极和地相连；第二 镜像电流管M9的源端与电源端VDD相连；第二镜像电流管M9的漏端、钳位运算放大器D的 正输入端VIP和第一电阻Rl的一端相连；第一电阻Rl的另一端和第二晶体管Q2的发射极 相连；第二晶体管Q2的基极、集电极和地相连；第三镜像电流管MlO的源端和电源端VDD相 连；第三镜像电流管MlO的漏端、第二电阻R2的一端和第四差分输入管M17的栅端相连；第 二电阻R2的另一端和第三晶体管Q3的发射极相连；第三晶体管Q3的基极、集电极和地相 连；第四镜像电流管Mll的源端和电源端VDD相连；第四镜像电流管Mll的漏端和钳位运算 放大器D的电流输入端BIAS相连；第五镜像电流管M12的源端和电源端相连；第五镜像电 流管M12的漏端、第六镜像电流管M13的漏端、栅端和第六尾电流管M18的栅端相连；第六 镜像电流管M13的源端和地相连；第四负载管M14的源端和电源端VDD相连；第四负载管 M14的漏端、栅端和第三差分输入管M16的漏端相连；第五负载管M15的源端和电源端VDD相连；第五负载管M15的漏端、第四差分输入管M17的漏端、第二零点补偿电阻R3的一端和 调整管M19的栅端相连；第三差分输入管M16的栅端、调整管M19的漏端和第一分压电阻 R4的一端相连；第三差分输入管M16的源端、第四差分输入管M17的源端和第六尾电流管 M18的漏端相连；第六尾电流管M18的源端和地相连；调整管M19的源端和电源端相连；第 二零点补偿电阻R3的另一端和第二零点补偿电容Cl的一端相连；第二零点补偿电容Cl的 另一端和地相连；第一分压电阻R4的另一端和第二分压电阻R5的一端相连；第二分压电 阻R5的另一端和地相连；钳位运算放大器D的第一尾电流管m的漏端、栅端、第二尾电流 管N2的栅端和第四镜像电流管Mll的漏端相连；第一尾电流管m的源端和地相连；第二尾 电流管N2的源端和地相连；第二尾电流管N2的漏端、第三尾电流管Pl的漏端、本文档来自技高网...
【技术保护点】
一种输出带低压差线性稳压器的低温度系数ＣＭＯＳ带隙基准电路，其特征在于该电路包括启动电路模块（Ａ）、带隙基准模块（Ｂ）、钳位运算放大器（Ｄ）和基于低压差线性稳压器的输出驱动模块（Ｃ），其中：启动电路模块（Ａ）包括第一ＭＯＳ管（Ｍ１）、第二ＭＯＳ管（Ｍ２）、第三ＭＯＳ管（Ｍ３）、第四ＭＯＳ管（Ｍ４）、第五ＭＯＳ管（Ｍ５）、第六ＭＯＳ管（Ｍ６）和第七ＭＯＳ管（Ｍ７）；带隙基准模块（Ｂ）包括第一镜像电流管（Ｍ８）、第一晶体管（Ｑ１）、第二镜像电流管（Ｍ９）、第三镜像电流管（Ｍ１０）、第二晶体管（Ｑ２）、第一电阻（Ｒ１）、第四镜像电流管（Ｍ１１）、第三晶体管（Ｑ３）及第二电阻（Ｒ２）；钳位运算放大器（Ｄ）包括第一尾电流管（Ｎ１）、第二尾电流管（Ｎ２）、第三尾电流管（Ｐ１）、第四尾电流管（Ｐ２）、第五尾电流管（Ｐ３），第一差分输入管（Ｐ４）、第二差分输入管（Ｐ５），第一负载管（Ｎ３）、第二负载管（Ｎ４）、第三负载管（Ｎ５）、第一零点补偿电阻（Ｒｚ）及第一零点补偿电容（Ｃｚ）；基于低压差线性稳压器的输出驱动模块（Ｃ）包括第五镜像电流管（Ｍ１２）、第六镜像电流管（Ｍ１３）、第六尾电流管（Ｍ１８）、第三差分输入管（Ｍ１６）、第四差分输入管（Ｍ１７）、第四负载管（Ｍ１４）、第五负载管（Ｍ１５）、第二零点补偿电阻（Ｒ３）、第二零点补偿电容（Ｃ１）、调整管（Ｍ１９）、第一分压电阻（Ｒ４）及第二分压电阻（Ｒ５）；所述第一ＭＯＳ管（Ｍ１）的源端接电源端（ＶＤＤ）、栅端接地；第一ＭＯＳ管（Ｍ１）的漏端、第二ＭＯＳ管（Ｍ２）的漏端和第三ＭＯＳ管（Ｍ３）的栅端相连；第二ＭＯＳ管（Ｍ２）的源端接地；第二ＭＯＳ管（Ｍ２）的栅端、第五ＭＯＳ管（Ｍ５）的栅端、漏端、第四ＭＯＳ管（Ｍ４）的漏端和第七ＭＯＳ管（Ｍ７）的栅端相连；第三ＭＯＳ管（Ｍ３）的源端接地；第三ＭＯＳ管（Ｍ３）的漏端、第四ＭＯＳ管（Ｍ４）的栅端、第六ＭＯＳ管（Ｍ６）的栅端、第一镜像电流管（Ｍ８）的栅端、第二镜像电流管（Ｍ９）的栅端、第三镜像电流管（Ｍ１０）的栅端、第四镜像电流管（Ｍ１１）的栅端、第五镜像电流管（Ｍ１２）的栅端、钳位运算放大器（Ｄ）的输出端、第六ＭＯＳ管（Ｍ６）的漏端和第七ＭＯＳ管（Ｍ７）的漏端相连；第四ＭＯＳ管（Ｍ４）的源端接电源端（ＶＤＤ）；第五ＭＯＳ管（Ｍ５）的源端接地；第六ＭＯＳ管（Ｍ６）的源端接电源端（ＶＤＤ）；第七ＭＯＳ管（Ｍ７）的源端接地；第一镜像电流管（Ｍ...
【技术特征摘要】
【专利技术属性】
技术研发人员：朱彤，徐倩龙，黄龙，谢淼，黄飞，袁圣越，许帅，任旭，马聪，蒋颖丹，赖宗声，张润曦，
申请(专利权)人：华东师范大学，
类型：发明
国别省市：31[]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。