低压差线性稳压器制造技术

本发明专利技术公开的低压差线性稳压器，属于集成电路的技术领域。低压差线性稳压器，包括：输出MOS管，串接在输出MOS管电流流出端上的电压采样电路，比较采样信号、基准电压值得到误差信号的电压比较电路，由误差信号驱动输出MOS管工作的Buffer驱动电路，电压比较电路包括：第一耗尽型NMOS管、第一增强型NMOS管，以基准电压产生电路实现电压比较功能，减小了版图面积，具有低功耗、低噪声、高PSRR的优点。

【技术实现步骤摘要】
低压差线性稳压器
本专利技术公开了低压差线性稳压器，尤其是一种低功耗、低噪声的LD0(Low Dropout Regulator，低压差线性稳压器），属于集成电路的
。
技术介绍
便携电子设备不管是由交流适配器供电，还是由电池供电，工作过程中，电源电压 都将在很大范围内变化，为了保证供电电压稳定不变，几乎所有的电子设备都采用稳压器 供电。小型精密电子设备还要求电源非常干净（无纹波、无噪声），以免影响电子设备正常 工作。因此LD0电路一般要满足宽工作电压范围、稳压输出、低噪声、高PSRR、高瞬态响应速 度以及较低的静态功耗等要求。目前，LD0电路多采用带隙基准源加运放的结构，通过运放 负反馈实现电压的精确控制。 如图1所示，常见的LD0电路包括带隙基准源BGR、运算放大器AMP、调整管PM0S FET ΜΡ0、电阻R1及R2。上述所示电路结构通过带隙基准源BGR产生抗PVT的参考电压，运 算放大器AMP根据电阻R1与R2的比例确定并调整实际的输出电压，实际的输出电压计算 公式：V QUT = VKEF(1+R1/R2)。 上述电路结构能够实现较高精度的稳压输出，但由于整个电路架构中包含了带隙 基准源BGR及运算放大器AMP，电路的整体功耗较高，如果要追求更高的PSRR、更快的响应 速度及更低的输出噪声，则电路需要的功耗会更高。如今的便携式电子产品对电池的待机 时长要求较高，便携产品的处理器一般都设有几种不同的工作状态，通过一系列不同的节 能模式（空闲、睡眠、深度睡眠等）减少对电池容量的消耗，同时要求给处理器提供稳压电 源的LD0自身的静态功耗要尽可能低。LD0电路的静态功耗跟性能是成正比关系的，既要马 儿跑得快，又要马儿不吃草，这是鱼和熊掌不可兼得的两难选择。 基于以上原因，寻找一种结构简单、性能优异，同时消耗的静态电流又极低的电路 很有必要。
技术实现思路
本专利技术所要解决的技术问题是针对上述
技术介绍
的不足，提供了低压差线性稳压 器。 本专利技术为实现上述专利技术目的采用如下技术方案： 低压差线性稳压器，包括：输出M0S管，串接在输出M0S管电流流出端上的电压 采样电路，比较采样信号、基准电压值得到误差信号的电压比较电路，由误差信号驱动输出 M0S管工作的Buffer驱动电路， 所述电压比较电路包括：第一耗尽型NM0S管DN1、第一增强型NM0S管丽1，所述第 一耗尽型NM0S管DN1漏极接输入电源，第一耗尽型NM0S管DN1的栅极、源极短接后接第一 增强型NM0S管MN1漏极，第一增强型NM0S管MN1源极接地，第一增强型NM0S管MN1栅极 接米样信号，第一增强型NM0S管丽1漏极输出误差信号。 作为所述低压差线性稳压器的进一步优化方案，Buffer驱动电路包括：第一增强 型PM0S管MP1、第一电阻R3、第二增强型NM0S管MN2,所述第一增强型PM0S管MP1源极接 输入电源，第一增强型PM0S管MP1的栅极、漏极短接后接第一电阻R3的一端，第一电阻R3 另一端接第二增强型NM0S管MN2漏极，第二增强型NM0S管MN2栅极接第一增强型NM0S管 丽1漏极，第二增强型NM0S管丽2源极接地。 进一步的，所述低压差线性稳压器还包括限流保护电路，所述限流保护电路包括： 第二增强型PM0S管MP2、第三增强型NM0S管MN3、第二耗尽型NM0S管DN2,所述第二增强型 PM0S管MP2源极接第一增强型PM0S管MP1漏极，第二增强型PM0S管MP2栅极接第二增强 型NM0S管MN2漏极，第二增强型PM0S管MP2漏极接第二耗尽型NM0S管DN2漏极，第二耗 尽型NM0S管DN2栅极、源极短接后接地，第三增强型NM0S管MN3漏极接第一增强型NM0S 管丽1漏极，第三增强型NM0S管丽3栅极接第二耗尽型NM0S管DN2漏极，第三增强型NM0S 管丽3源极接地。 进一步的，所述低压差线性稳压器还包括限流保护电路，所述限流保护电路包括： 第二增强型PM0S管MP2、第三增强型NM0S管MN3、限流电阻，所述第二增强型PM0S管MP2源 极接第一增强型PM0S管MP1漏极，第二增强型PM0S管MP2栅极接第二增强型NM0S管MN2 漏极，第二增强型PM0S管MP2漏极、第三增强型NM0S管丽3栅极均接限流电阻一端，第三 增强型NM0S管MN3源极、限流电阻另一端均接地，第三增强型NM0S管MN3漏极接第一增强 型NM0S管MN1漏极。 进一步的，所述低压差线性稳压器还包括接在第一增强型NM0S管MN1漏极、源极 之间的补偿支路。 作为所述补偿支路的进一步优化方案，补偿支路包括补偿电阻R0、补偿电容C0， 所述补偿电阻R0 -端接第一增强型NM0S管丽1漏极，补偿电阻R0另一端接补偿电容C0 正极板，补偿电容C0负极板接第一增强型NM0S管MN1源极。 本专利技术采用上述技术方案，具有以下有益效果：以基准电压产生电路实现电压比 较功能，减小了版图面积，具有低功耗、低噪声、高PSRR的优点。 【附图说明】 图1是现有技术的LD0电路原理图。 图2是本专利技术的电路原理图。 图3是本专利技术的基准电压产生电路原理图。 图中标号说明：MP0、MP1、MP2为增强型PM0S管，DN1、DN2为耗尽型NM0S管，MN1、 丽2、丽3为增强型NM0S管，R1、R2、R3为电阻，R0为补偿电阻，C0为补偿电容。 【具体实施方式】 下面结合附图对专利技术的技术方案进行详细说明。 具体实施例一 如图2所示的低压差线性稳压器，包括：增强型PM0S管ΜΡ0 (输出M0S管），串接 在输出M0S管电流流出端（即为增强型PM0S管ΜΡ0漏极）上的电压采样电路，比较采样信 号、基准电压值得到误差信号的电压比较电路，由误差信号驱动输出M0S管工作的Buffer 驱动电路。电压采样电路由串联连接的电阻R1、R2组成，电阻R1、R2的连接点A点输出采 样信号VA。 电压比较电路包括：耗尽型NM0S管DN1、增强型NM0S管丽1，耗尽型NM0S管DN1 漏极接输入电源VIN，耗尽型NM0S管DN1的栅极、源极短接后接增强型NM0S管MN1漏极，增 强型NM0S管MN1源极接地，增强型NM0S管MN1栅极接采样信号，增强型NM0S管MN1漏极 (B点）输出误差信号。 耗尽型NM0S管DN1跟增强型NM0S管丽1构成基准电压产生电路，基准电压产生 电路原理图如图3所示：耗尽型NM0S管DN1的栅极源极短接后跟增强型NM0S管MN1的漏 极、栅极接到一起，则可得到基准电压Vref : 本文档来自技高网...

【技术保护点】
低压差线性稳压器，包括：输出MOS管，串接在输出MOS管电流流出端上的电压采样电路，比较采样信号、基准电压值得到误差信号的电压比较电路，由误差信号驱动输出MOS管工作的Buffer驱动电路，其特征在于，所述电压比较电路包括：第一耗尽型NMOS管(DN1)、第一增强型NMOS管（MN1），所述第一耗尽型NMOS管(DN1)漏极接输入电源，第一耗尽型NMOS管(DN1)的栅极、源极短接后接第一增强型NMOS管（MN1）漏极，第一增强型NMOS管（MN1）源极接地，第一增强型NMOS管（MN1）栅极接采样信号，第一增强型NMOS管（MN1）漏极输出误差信号。

【技术特征摘要】
1. 低压差线性稳压器，包括：输出MOS管，串接在输出MOS管电流流出端上的电压采样 电路，比较采样信号、基准电压值得到误差信号的电压比较电路，由误差信号驱动输出M0S 管工作的Buffer驱动电路， 其特征在于，所述电压比较电路包括：第一耗尽型NM0S管（DN1)、第一增强型NM0S管 (丽1)，所述第一耗尽型NM0S管（DN1)漏极接输入电源，第一耗尽型NM0S管（DN1)的栅极、 源极短接后接第一增强型NM0S管（MN1)漏极，第一增强型NM0S管（MN1)源极接地，第一增 强型NM0S管（丽1)栅极接采样信号，第一增强型NM0S管（丽1)漏极输出误差信号。2. 根据权利要求1所述的低压差线性稳压器，其特征在于，所述Buffer驱动电路包括： 第一增强型PM0S管（MP1 )、第一电阻（R3)、第二增强型NM0S管（MN2)，所述第一增强型PM0S 管（MP1)源极接输入电源，第一增强型PM0S管（MP1)的栅极、漏极短接后接第一电阻（R3) 的一端，第一电阻（R3)另一端接第二增强型NM0S管（丽2)漏极，第二增强型NM0S管（丽2) 栅极接第一增强型NM0S管（丽1)漏极，第二增强型NM0S管（丽2)源极接地。3. 根据权利要求2所述的低压差线性稳压器，其特征在于，所述低压差线性稳压器还 包括限流保护电路，所述限流保护电路包括：第二增强型PM0S管（MP2)、第三增强型NM0S 管（丽3)、第二耗尽型NM0S管（DN2)，所述第二增强型PM0S管（MP2)源极接第一增强型PM0S 管（MP1)漏极，第二增强型PM0S...

【专利技术属性】
技术研发人员：黄九洲，夏炎，
申请(专利权)人：南京芯力微电子有限公司，
类型：发明
国别省市：江苏;32