一种低压差线性稳压电路的线损补偿电路及控制方法技术

本发明专利技术公开了一种低压差线性稳压电路的线损补偿电路，所述线损补偿电路包括第一PMOS管、第二PMOS管、第三PMOS管、线损补偿电阻、第一NMOS管和第二NMOS管。通过线损补偿电路将第一PMOS管采样的负载电流叠加到线损补偿电阻上，使采样电流在线损补偿电阻上产生的压降与低压差线性稳压电路的输出电流在VOUTpad与VOUT之间的键合线阻抗上差生的压降相等，从而使采样节点VOUTS的电压等于VOUT的电压，几乎不增加成本即可维持LDO的输出电压不随负载电流变化，实现LDO在全负载范围内输出电压的高精度。

A line loss compensation circuit and control method of low voltage difference linear voltage stabilizing circuit

【技术实现步骤摘要】
一种低压差线性稳压电路的线损补偿电路及控制方法
本专利技术属于集成电路领域，特别涉及了一种低压差线性稳压电路的线损补偿电路。
技术介绍
便携电子设备不管是由交流适配器供电，还是由电池供电，工作过程中，电源电压都将在很大范围内变化，为了保证供电电压稳定不变，几乎所有的电子设备都采用稳压器供电。LDO线性稳压器因其结构简单、成本低廉、低噪声、低功耗等特点在便携式电子设备中得到了广泛的应用。传统LDO电路如图1所示，VIN、VOUT及GND分别对应LDO稳压器封装的引脚，VINpad、VOUTpad及GNDpad分别对应LDO芯片内部的PAD，VINpad、VOUTpad及GNDpad经过键合线连接到对应的封装引脚上，Rw1、Rw2、Rw3为各自键合线对应的阻抗。因键合线阻抗在10mΩ级，而R1、R2在100kΩ～MΩ级，所以在设计LDO计算VOUT值时都忽略键合线的阻抗，VOUT电压按式(1)计算：而实际上因为键合线阻抗的存在，主要是VOUTpad跟VOUT之间的键合线阻抗Rw3，当LDO的输出电流IOUT比较大时，键合线阻抗Rw3上的压降会导致VOUT随着IOUT的增大而降低较多，此时VOUT实际电压值要按式(2)计算：VOUT＝VOUTpad-IOUT·Rw3(2)假如Rw3阻抗为20mΩ，IOUT＝1A时的VOUT就比空载时的电压低20mV，如果该LDO设定的输出电压为1.8V精度1％，VOUT跌落20mV已超出1％精度范围。为解决VOUT电压随负载电流增大而降低的问题，传统的解决办法如图2所示，在LDO电路版图中增加一个PAD(VOUTSpad)，第一分压电阻R1连接到VOUTSpad，VOUTSpad经过键合线Rw4连接到封装引脚VOUT上，这样VOUTSpad跟VOUTpad形成开尔文接触，键合线阻抗Rw4与Rw2跟R1与R2相比很小可以忽略不计，此时VOUT电压值按式(3)计算：此时VOUT电压值不随负载电流变化，可以维持全负载范围内的电压值精度不变。上述解决办法在LDO版图中增加了一个PAD面积，同时封装时又多了一根键合线，增加了LDO的成本，只能满足一部分对成本不敏感的应用需求，对成本要求高的场合并不适用。
技术实现思路
为了解决上述
技术介绍
提到的技术问题，本专利技术提出了一种低压差线性稳压电路的线损补偿电路及控制方法。为了实现上述技术目的，本专利技术的技术方案为：一种低压差线性稳压电路的线损补偿电路，所述低压差线性稳压电路包括误差放大器、功率PMOS管、第一分压电阻和第二分压电阻；定义VIN、VOUT和GND分别为低压差线性稳压电路封装的输入、输出和接地引脚，定义VINpad、VOUTpad和GNDpad为低压差线性稳压电路内部分别与VIN、VOUT和GND对应键合的PAD；误差放大器的反相输入端连接基准电压源，第二分压电阻的第一端连接第一分压电阻的第一端，第二分压电阻的第二端连接GNDpad，第一分压电阻与第二分压电阻的公共端连接误差放大器的同相输入端，功率PMOS管的栅极连接误差放大器的输出端，功率PMOS管的源极连接VINpad，功率PMOS管的漏极连接VOUTpad；所述线损补偿电路包括第一PMOS管、第二PMOS管、第三PMOS管、线损补偿电阻、第一NMOS管和第二NMOS管；将第一PMOS管作为负载电流采样管，通过第二PMOS管和第三PMOS管维持第一PMOS管与功率PMOS管的源漏压差相同，第一NMOS管与第二NMOS管构成电流镜；第一PMOS管的栅极连接功率PMOS管的栅极，第一PMOS管的源极连接功率PMOS管的源极，第二PMOS管的源极分别连接第一分压电阻的第二端和线损补偿电阻的第一端并将该连接点作为低压差线性稳压电路输出电压的采样节点VOUTS，线损补偿电阻的第二端连接VOUTpad，第二PMOS管的栅极分别连接第二PMOS管的漏极和第三PMOS管的栅极，第三PMOS管的源极连接第一PMOS管的漏极，第一NMOS管的漏极分别连接第三PMOS管的漏极和第一NMOS管的栅极，第一NMOS管的源极连接GNDpad，第二NMOS管的漏极连接第二PMOS管的漏极，第二NMOS管的栅极连接第一NMOS的栅极，第二NMOS的源极连接GNDpad。进一步地，设第二PMOS管与第三PMOS管的沟道宽长比的比值为a，第二NMOS管与第一NMOS管的沟道宽长比的比值为b，则a＝b。进一步地，第一PMOS管与功率PMOS管的源漏压差相同。基于上述线损补偿电路的控制方法，通过线损补偿电路将第一PMOS管采样的负载电流叠加到线损补偿电阻上，使采样电流在线损补偿电阻上产生的压降与低压差线性稳压电路的输出电流在VOUTpad与VOUT之间的键合线阻抗上差生的压降相等，从而使采样节点VOUTS的电压等于VOUT的电压，使得低压差线性稳压电路的输出电压在全负载范围内不随负载电流变化。采用上述技术方案带来的有益效果：本专利技术设计的线损补偿电路，仅增加6个元件(1个电阻，5个MOS)，增加的版图面积非常小，几乎不增加成本，即可抵消负载电流在封装键合线上损耗的压降，可使LDO的输出电压不随负载电流变化，实现了LDO在全负载范围内输出电压的高精度。附图说明图1是传统LDO电路图；图2是抵消LDO线损的传统解决方案图；图3是本专利技术设计的线损补偿电路图。具体实施方式以下将结合附图，对本专利技术的技术方案进行详细说明。本专利技术设计的一种低压差线性稳压电路的线损补偿电路，如图3所示，包括低压差线性稳压电路10和线损补偿电路20。低压差线性稳压电路包括误差放大器AMP、功率PMOS管P0、第一分压电阻R1和第二分压电阻R2。误差放大器的反相输入端连接基准电压源VREF，第二分压电阻的第一端连接第一分压电阻的第一端，第二分压电阻的第二端连接GNDpad，第一分压电阻与第二分压电阻的公共端连接误差放大器的同相输入端，功率PMOS管的栅极连接误差放大器的输出端，功率PMOS管的源极连接VINpad，功率PMOS管的漏极连接VOUTpad。线损补偿电路包括第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、线损补偿电阻Rc、第一NMOS管N1和第二NMOS管N2。将第一PMOS管作为负载电流采样管，通过第二PMOS管和第三PMOS管维持第一PMOS管与功率PMOS管的源漏压差相同，第一NMOS管与第二NMOS管构成电流镜；第一PMOS管的栅极连接功率PMOS管的栅极，第一PMOS管的源极连接功率PMOS管的源极，第二PMOS管的源极分别连接第一分压电阻的第二端和线损补偿电阻的第一端并将该连接点作为低压差线性稳压电路输出电压的采样节点VOUTS，线损补偿电阻的第二端连接VOUTpad，第二PMOS管的栅极分别连接第二PMOS管的漏极和第三PMOS管的栅极，第三PMOS管的源极连接第一PMOS管的漏极，第一NMOS管的漏极分别连接第三PMO本文档来自技高网...

【技术保护点】
1.一种低压差线性稳压电路的线损补偿电路，所述低压差线性稳压电路包括误差放大器、功率PMOS管、第一分压电阻和第二分压电阻；定义VIN、VOUT和GND分别为低压差线性稳压电路封装的输入、输出和接地引脚，定义VINpad、VOUTpad和GNDpad为低压差线性稳压电路内部分别与VIN、VOUT和GND对应键合的PAD；误差放大器的反相输入端连接基准电压源，第二分压电阻的第一端连接第一分压电阻的第一端，第二分压电阻的第二端连接GNDpad，第一分压电阻与第二分压电阻的公共端连接误差放大器的同相输入端，功率PMOS管的栅极连接误差放大器的输出端，功率PMOS管的源极连接VINpad，功率PMOS管的漏极连接VOUTpad；/n其特征在于：所述线损补偿电路包括第一PMOS管、第二PMOS管、第三PMOS管、线损补偿电阻、第一NMOS管和第二NMOS管；将第一PMOS管作为负载电流采样管，通过第二PMOS管和第三PMOS管维持第一PMOS管与功率PMOS管的源漏压差相同，第一NMOS管与第二NMOS管构成电流镜；第一PMOS管的栅极连接功率PMOS管的栅极，第一PMOS管的源极连接功率PMOS管的源极，第二PMOS管的源极分别连接第一分压电阻的第二端和线损补偿电阻的第一端并将该连接点作为低压差线性稳压电路输出电压的采样节点VOUTS，线损补偿电阻的第二端连接VOUTpad，第二PMOS管的栅极分别连接第二PMOS管的漏极和第三PMOS管的栅极，第三PMOS管的源极连接第一PMOS管的漏极，第一NMOS管的漏极分别连接第三PMOS管的漏极和第一NMOS管的栅极，第一NMOS管的源极连接GNDpad，第二NMOS管的漏极连接第二PMOS管的漏极，第二NMOS管的栅极连接第一NMOS的栅极，第二NMOS的源极连接GNDpad。/n...

【技术特征摘要】
1.一种低压差线性稳压电路的线损补偿电路，所述低压差线性稳压电路包括误差放大器、功率PMOS管、第一分压电阻和第二分压电阻；定义VIN、VOUT和GND分别为低压差线性稳压电路封装的输入、输出和接地引脚，定义VINpad、VOUTpad和GNDpad为低压差线性稳压电路内部分别与VIN、VOUT和GND对应键合的PAD；误差放大器的反相输入端连接基准电压源，第二分压电阻的第一端连接第一分压电阻的第一端，第二分压电阻的第二端连接GNDpad，第一分压电阻与第二分压电阻的公共端连接误差放大器的同相输入端，功率PMOS管的栅极连接误差放大器的输出端，功率PMOS管的源极连接VINpad，功率PMOS管的漏极连接VOUTpad；
其特征在于：所述线损补偿电路包括第一PMOS管、第二PMOS管、第三PMOS管、线损补偿电阻、第一NMOS管和第二NMOS管；将第一PMOS管作为负载电流采样管，通过第二PMOS管和第三PMOS管维持第一PMOS管与功率PMOS管的源漏压差相同，第一NMOS管与第二NMOS管构成电流镜；第一PMOS管的栅极连接功率PMOS管的栅极，第一PMOS管的源极连接功率PMOS管的源极，第二PMOS管的源极分别连接第一分压电阻的第二端和线损补偿电阻的第一端并将该连接点作为低压差线性稳压电路输出电压的采样节点VO...

【专利技术属性】
技术研发人员：黄九洲，夏炎，胡正海，
申请(专利权)人：南京芯力微电子有限公司，
类型：发明
国别省市：江苏;32