一种高电源抑制比快速瞬态响应的低压差线性稳压器制造技术

该发明专利技术公开了种高电源抑制比快速瞬态响应的低压差线性稳压器，本发明专利技术属于低压差线性稳压器LDO领域。本发明专利技术提出的高电源抑制比快速瞬态响应的低压差线性稳压器电路，当负载电流瞬间变化时会引起Vout的改变(ΔVout)，此改变量经过误差放大器、单位增益缓冲器、功率调整管组成的负反馈通路后，以与ΔVout反相的量加在输出端，使得Vout最终稳定在Vref值的附近。采用折叠式共源共栅结构作为误差放大器，该结构具有较大增益、较大输入电压范围等优点。单位增益缓冲器电路的负极输入端接输出端，其闭环增益为1，将大电阻和大电容隔离从而满足相位要求并改善瞬态响应特性。利用第一中间电容提升瞬态响应特性和电路稳定性，运用动态偏置结构提升瞬态响应特性和电源抑制比。

【技术实现步骤摘要】
一种高电源抑制比快速瞬态响应的低压差线性稳压器
本专利技术属于低压差线性稳压器LDO领域(Lowdrop-outlinearregulator)。
技术介绍
近年来随着移动式电子消费品的发展，为了降低成本并提高效率，往往将模拟、数字、射频模块集成在同一块芯片上，这些模块中的数字和射频模块对噪声非常敏感，如果不能提供一个干净稳定的供电电压，将会影响这些模块的性能。低压差线性稳压器LDO具有成本低、效率高、输出波纹小、静态电流小等优点，常常用于芯片的电源管理部分，其电源抑制比(PowerSupplyRejectionRatio,PSRR)的提高有利于噪声敏感模块的稳定工作。文献[张琪.高电源抑制比的低功耗LDO线性稳压器设计[D].西安电子科技大学,2018.]中提出了通过增大误差放大器增益来提高电源抑制比的方案。该方案利用高增益的共源共栅结构作为误差放大器来提高环路增益，进而提高LDO的电源抑制比。但是共源共栅结构会导致误差放大器输出阻抗很大，进而限制了其带宽，导致PSRR无法在高频维持较高的值。当LDO应用于给数字电路供电时，能快速地响应负载的瞬间变化是非常重要的。由于数字负载变化速度较快，若LDO无法快速地响应负载变化，将会影响后续电路的性能表现。而在响应过程中过大的电压过冲，则会对敏感电路的稳定性造成影响。因此，具有快速瞬态响应、较小过冲电压的LDO的设计是有现实价值和工程意义的。文献[Y.Liu,C.ZhanandW.Ki,"Fast-transient-responsehigh-PSRlow-dropoutregulatorbasedonultra-fasterroramplifierandunity-gainbufferforportableapplications,"2014IEEEInternationalSymposiumonCircuitsandSystems(ISCAS),MelbourneVIC,2014,pp.906-909.]中利用自适应电流偏置，得到快速响应缓冲器与误差放大器。当负载电流增加时，回路中电压会相应改变，使其中产生额外偏置电流的管子开启，从而使运放在瞬态响应期间偏置电流显著增大，提高了缓冲器和误差放大器的摆率，进而改善LDO的瞬态响应性能。但这种结构需要增加多条支路，导致静态功耗较高，并且在相位裕度和带宽方面还有很大的提升空间。
技术实现思路
本专利技术提出一种高电源抑制比快速瞬态响应的低压差线性稳压器电路，降低了静态功耗，同时改善了带宽和电路稳定性。本专利技术技术方案为一种高电源抑制比快速瞬态响应的低压差线性稳压器，该电路包括：误差放大器、功率调整管、单位增益缓冲器、动态偏置结构、第一中间电容、第二电容、第一电阻；所述误差放大器包括：第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管；所述第七PMOS管的栅极接LDO的输出信号Vout，第六PMOS管的栅极接校准电压Vref，第六PMOS管的漏极接第一NMOS管的源极，七PMOS管的漏极接地二NMOS管的源极，第六PMOS管与第七PMOS管的源极共接后连接第五PMOS管的漏极，第五PMOS管的栅极接第四偏置电压VB4，第一PMOS管与第二PMOS管的栅极共接后连接第三PMOS管的漏极，第一PMOS管的漏极连接第三PMOS管的源极，第二PMOS管的漏极连接第四PMOS管的源极，第三PMOS管与第四PMOS管栅极共接后连接第一偏置电压VB1，第一PMOS管、第二PMOS管、第五PMOS管的源极接供电电源VDD，第三PMOS管的漏极接第一NMOS管的漏极，第四PMOS管的漏极接第二NMOS管的漏极并作为误差放大器的输出端ampout，第一NMOS管与第二NMOS管的栅极共接后连接第二偏置电压VB2，第一NMOS管的源极接第三NMOS管的漏极，第二NMOS管的源极接第四NMOS管的漏极，第三NMOS管与第四NMOS管的栅极共接后连接第三偏置电压VB3，第三NMOS管与第四NMOS管的源极共同接地；所述功率调整管包括：第五NMOS管；所述第五NMOS管的漏极连接LDO的输入信号Vin，源极连接LDO的输出信号Vout，栅极连接单位增益缓冲器的输出信号Vg；所述单位增益缓冲器包括：第八PMOS管、第九PMOS管、第十PMOS管、第十一PMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管、第十NMOS管；所述第八PMOS管与第九PMOS管的栅极共同连接后接第八PMOS管和第七NMOS管的漏极，第十PMOS管与第十一PMOS管的栅极共同连接后连接接第十PMOS管与第六NMOS管的漏极，第八PMOS管、第九PMOS管、第十PMOS管、第十一PMOS管的源极接供电电源VDD，第六NMOS管的栅极接单位增益缓冲器的输出信号Vg，第七NMOS管的栅极接误差放大器的输出信号Vampout，第六NMOS管与第七NMOS管的源极共同连接后接第八NMOS管的漏极，第八NMOS管的栅极接第一偏置电压VB1，第九NMOS管与第十NMOS管的栅极共同连接后接第十一PMOS管和第九NMOS管的漏极，第十NMOS管的漏极接第九PMOS管的漏极并作为缓冲器的输出端Vg，第八NMOS管、第九NMOS管、第十NMOS管的源极接地；所述动态偏置结构包括：第十二PMOS管、第十三PMOS管、第十四PMOS管、第十一NMOS管、第十二NMOS管、第十三NMOS管、第十四NMOS管；所述第十二PMOS管、第十三PMOS管、第十四PMOS管的栅极共同连接后接第十二PMOS管和第十一NMOS管的漏极，第十二PMOS管、第十三PMOS管、第十四PMOS管的源极接供电电源VDD，第十一NMOS管的源极接LDO的输出端Vout，第十一NMOS管的栅极接单位增益缓冲器的输出信号Vg，第十三PMOS管的漏极接第十二NMOS管的漏极，第十二NMOS管、第十三NMOS管、第十四NMOS管的栅极共同连接，第十二NMOS管、第十三NMOS管、第十四NMOS管的源极共同接地；第十三NMOS管的漏极接第二NMOS管的源极，第十四NMOS管的漏极接第一NMOS管的源极，第十四PMOS管的漏极接第五PMOS管的漏极；所述LDO的输出端Vout接第一电阻的一端，第一电阻的另一端接地；所述第一中间电容的一端接误差放大器的输出端ampout，另一端接第十二NMOS管、第十三NMOS管、第十四NMOS管的栅极，第二电容的一端接单位增益缓冲器的输出端Vg，另一端接地。本专利技术的有益效果是，与传统低压差线性稳压器相比较，本专利技术提出的电路瞬态响应特性更好，电源抑制比更高，且不会带来过多的静态功耗。附图说明图1是本专利技术提出的高电源抑制比快速瞬态响应的低压差线性稳压器电路。图2是本专利技术电路瞬态响应仿真结果。图3是本专利技术电路电源抑制比仿真结果。图4是本专利技术电路相位和开环增益在不同负载下的仿真结果。...

【技术保护点】
1.一种高电源抑制比快速瞬态响应的低压差线性稳压器，该电路包括：误差放大器、功率调整管、单位增益缓冲器、动态偏置结构、第一中间电容、第二电容、第一电阻；/n所述误差放大器包括：第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管；所述第七PMOS管的栅极接LDO的输出信号V

【技术特征摘要】
1.一种高电源抑制比快速瞬态响应的低压差线性稳压器，该电路包括：误差放大器、功率调整管、单位增益缓冲器、动态偏置结构、第一中间电容、第二电容、第一电阻；
所述误差放大器包括：第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管；所述第七PMOS管的栅极接LDO的输出信号Vout，第六PMOS管的栅极接校准电压Vref，第六PMOS管的漏极接第一NMOS管的源极，七PMOS管的漏极接地二NMOS管的源极，第六PMOS管与第七PMOS管的源极共接后连接第五PMOS管的漏极，第五PMOS管的栅极接第四偏置电压VB4，第一PMOS管与第二PMOS管的栅极共接后连接第三PMOS管的漏极，第一PMOS管的漏极连接第三PMOS管的源极，第二PMOS管的漏极连接第四PMOS管的源极，第三PMOS管与第四PMOS管栅极共接后连接第一偏置电压VB1，第一PMOS管、第二PMOS管、第五PMOS管的源极接供电电源VDD，第三PMOS管的漏极接第一NMOS管的漏极，第四PMOS管的漏极接第二NMOS管的漏极并作为误差放大器的输出端ampout，第一NMOS管与第二NMOS管的栅极共接后连接第二偏置电压VB2，第一NMOS管的源极接第三NMOS管的漏极，第二NMOS管的源极接第四NMOS管的漏极，第三NMOS管与第四NMOS管的栅极共接后连接第三偏置电压VB3，第三NMOS管与第四NMOS管的源极共同接地；
所述功率调整管包括：第五NMOS管；所述第五NMOS管的漏极连接LDO的输入信号Vin，源极连接LDO的输出信号Vout，栅极连接单位增益缓冲器的输出信号Vg；
所述单位增益缓冲器包括：第八PMOS管、第九PMOS管、第十PMOS管、第十一PMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管、第十NMOS管；所述第八PMOS管与第九PM...

【专利技术属性】
技术研发人员：樊华，黎洋，王江名，冯全源，刁小芃，冯浪，叶星宁，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川;51