一种带隙基准电路制造技术

本实用新型专利技术公开了一种带隙基准电路，包含启动电路、带隙基准电压电路和输出电路；所述启动电路与所述带隙基准电压电路相连，用于向所述带隙基准电压电路提供启动所需的电压，所述带隙基准电压电路用于产生带隙基准电压，通过所述输出电路输出；所述启动电路由一个电容构成，一端连接于电源端，另一端连接于所述带隙基准电压电路。本实用新型专利技术带隙基准电路的启动电路由一个电容构成，利用了电容的电量/电压保持特性，结构简单，无需功耗又能可靠启动，保证带隙基准电路稳定输出。

A bandgap reference circuit

【技术实现步骤摘要】
一种带隙基准电路
本技术属于电力电子
，尤其涉及一种带隙基准电路。
技术介绍
在绝大多数系统应用中，精准的参考电压是必须的。一般而言，在常规工艺下，采用标准的带隙基准电路(BandgapCircuit)。正常情况下，带隙基准电路上电后存在两个稳定的状态：稳定工作或者不工作，为了让其上电后稳妥的进入工作状态，设计时就必须额外增加一个启动电路，确保带隙基准电路在上电后肯定的进入工作状态。在常规CMOS工艺下，包含启动电路的常规低功耗带隙基准电路的电路设计一般有两种。如图1所示，第一种为启动电路无功耗的电路，左边虚线方框所示为启动电路，该启动电路由三个器件组成，包括一个大电阻，一个电容及一个PMOS管。如图2所示，第二种为需要额外功耗的启动电路，左边虚线方框所示为启动电路，该启动电路由四个器件组成，包括一个大电阻，两个NMOS管及一个PNP管。从电路架构来说，带隙基准电路本身环路是正反馈。图1启动电路的作用是外加一个扰动，图2启动电路是强制给一个弱的偏置状态，让其工作起来，而后电路正反馈工作起来到正常工作状态后，回路增益降低到0dB以下，带隙基准电路就稳定工作了。这两种启动电路各有优缺点：图1启动电路优点是无功耗，但是缺点是如果上电时间超出时间常数R1*C1较多的时候，启动电路就没有效果；图2启动电路明显缺点是需要功耗，优点是能保证启动电路肯定有效果。随着集成电路工艺越来越先进，工作电压越来越低，绿色环保的兴起，要求功耗越来越低，这都要求更加可靠，并且无功耗电流的启动电路。
技术实现思路
专利技术目的：针对以上问题，本技术提出一种带隙基准电路，提供了无需功耗又保证启动的启动电路。技术方案：为实现上述设计目的，本技术所采用的技术方案是：一种带隙基准电路，包含启动电路、带隙基准电压电路和输出电路；所述启动电路与所述带隙基准电压电路相连，用于向所述带隙基准电压电路提供启动所需的电压，所述带隙基准电压电路用于产生带隙基准电压，通过所述输出电路输出；所述启动电路由一个电容构成，一端连接于电源端，另一端连接于所述带隙基准电压电路。进一步地，所述带隙基准电压电路包括第一MOS管和第二MOS管，第四MOS管和第五MOS管，第一三极管和第二三极管，第一电阻；第一MOS管和第二MOS管的源极均连接于电源端，第一MOS管和第二MOS管的栅极相连，第一MOS管的漏极和栅极相连，第一MOS管的漏极连接于第四MOS管的漏极，第二MOS管的漏极连接于第五MOS管的漏极，第四MOS管和第五MOS管的栅极相连，第五MOS管的漏极和栅极相连；第四MOS管的源极连接第一电阻，再连接于第一三极管的第一极，第五MOS管的源极连接于第二三极管的第一极，第一三极管和第二三极管的栅极和第二极均连接于接地端。进一步地，所述输出电路包含第三MOS管和第二电阻，第三电阻和第一电容；第三MOS管的源极连接于电源端，栅极连接于第一MOS管和第二MOS管的栅极，漏极连接于第二电阻的一端，第二电阻的另一端连接于第五MOS管的源极；第三电阻和第一电容连接，第三电阻的另一端连接于第三MOS管的漏极，第一电容的另一端连接于接地端，第三电阻和第一电容的连接点为输出电路的输出端。进一步地，所述启动电路包含第二电容；第二电容的上极板连接于电源端，下极板连接于第四MOS管和第五MOS管的栅极。进一步地，所述启动电路包含第二电容；第二电容的上极板连接于第一MOS管和第二MOS管的栅极，下极板连接于接地端。进一步地，第一MOS管和第二MOS管为PMOS管。进一步地，第四MOS管和第五MOS管为NMOS管。有益效果：本技术带隙基准电路的启动电路由一个电容构成，结构简单，无需功耗又能可靠启动，保证带隙基准电路稳定输出。附图说明图1是现有技术中无功耗启动电路示意图；图2是现有技术中需要额外功耗的启动电路示意图；图3是本技术带隙基准电路示意图；图4是本技术带隙基准电路的变形设计示意图；图5是上电时间为1us时的启动瞬态时序仿真图；图6是上电时间为10us时的启动瞬态时序仿真图；图7是上电时间为100us时的启动瞬态时序仿真图。具体实施方式下面结合附图和实施例对本技术的技术方案作进一步的说明。如图3所示，本技术所述的带隙基准电路，包含启动电路、带隙基准电压电路和输出电路；启动电路与带隙基准电压电路相连，用于向带隙基准电压电路提供启动所需的电压，带隙基准电压电路用于产生带隙基准电压，通过输出电路输出；启动电路由一个电容构成，一端连接于电源端，另一端连接于带隙基准电压电路。带隙基准电压电路包括第一MOS管P1和第二MOS管P2，第四MOS管N4和第五MOS管N5，第一三极管Q1和第二三极管Q2，第一电阻R1；启动电路包含第二电容C2；输出电路包含第三MOS管P3和第二电阻R2，第三电阻R3和第一电容C1。第一MOS管P1和第二MOS管P2为PMOS管，第四MOS管N4和第五MOS管N5为NMOS管。第一MOS管P1和第二MOS管P2的源极均连接于电源端VCC，第一MOS管P1和第二MOS管P2的栅极相连，第一MOS管P1的漏极和栅极相连，第一MOS管P1的漏极连接于第四MOS管N4的漏极，第二MOS管P2的漏极连接于第五MOS管N5的漏极，第四MOS管N4和第五MOS管N5的栅极相连(A点)，第五MOS管N5的漏极和栅极相连；第四MOS管N4的源极连接第一电阻R1，再连接于第一三极管Q1的第一极，第五MOS管N5的源极连接于第二三极管Q2的第一极，第一三极管Q1和第二三极管Q2的栅极和第二极均连接于接地端GND。第二电容C2的上极板连接于电源端VCC，下极板连接于第四MOS管N4和第五MOS管N5的栅极。第三MOS管P3的源极连接于电源端VCC，栅极连接于第一MOS管P1和第二MOS管P2的栅极，漏极连接于第二电阻R2的一端，第二电阻R2的另一端连接于第五MOS管N5的源极；第三电阻R3和第一电容C1连接，第三电阻R3的另一端连接于第三MOS管P3的漏极，第一电容C1的另一端连接于接地端GND，第三电阻R3和第一电容C1的连接点为输出电路的输出端VREF。本技术巧妙地利用了电容的电量/电压保持特性，在上电过程中，由于第一电容C1的存在，A点与电源端之间基本保持零压差，上电过程中A点电压就是电源电压或比电源电压略低，这样就给第四MOS管N4和第五MOS管N5的栅极加了一个强偏置，然后带隙基准电路就开始工作。随着电路工作，电容正常充放电，第一电容C1两端电压恢复正常，带隙基准电路稳定输出。本技术的启动电路的变形设计如图4所示，其中，第二电容C2的上极板连接于第一MOS管P1和第二MOS管P2的栅极，下极板连接于接地端GND，也能到达同样的启动效果。本技术的带隙基准电路的上电启动时序与现有技术的对比如图5所示，上电时本文档来自技高网...

【技术保护点】
1.一种带隙基准电路，其特征在于，包含启动电路、带隙基准电压电路和输出电路；所述启动电路与所述带隙基准电压电路相连，用于向所述带隙基准电压电路提供启动所需的电压，所述带隙基准电压电路用于产生带隙基准电压，通过所述输出电路输出；所述启动电路由一个电容构成，一端连接于电源端，另一端连接于所述带隙基准电压电路。/n

【技术特征摘要】
1.一种带隙基准电路，其特征在于，包含启动电路、带隙基准电压电路和输出电路；所述启动电路与所述带隙基准电压电路相连，用于向所述带隙基准电压电路提供启动所需的电压，所述带隙基准电压电路用于产生带隙基准电压，通过所述输出电路输出；所述启动电路由一个电容构成，一端连接于电源端，另一端连接于所述带隙基准电压电路。


2.根据权利要求1所述的带隙基准电路，其特征在于，所述带隙基准电压电路包括第一MOS管(P1)和第二MOS管(P2)，第四MOS管(N4)和第五MOS管(N5)，第一三极管(Q1)和第二三极管(Q2)，第一电阻(R1)；
第一MOS管(P1)和第二MOS管(P2)的源极均连接于电源端(VCC)，第一MOS管(P1)和第二MOS管(P2)的栅极相连，第一MOS管(P1)的漏极和栅极相连，第一MOS管(P1)的漏极连接于第四MOS管(N4)的漏极，第二MOS管(P2)的漏极连接于第五MOS管(N5)的漏极，第四MOS管(N4)和第五MOS管(N5)的栅极相连，第五MOS管(N5)的漏极和栅极相连；第四MOS管(N4)的源极连接第一电阻(R1)，再连接于第一三极管(Q1)的第一极，第五MOS管(N5)的源极连接于第二三极管(Q2)的第一极，第一三极管(Q1)和第二三极管(Q2)的栅极和第二极均连接于接地端。


3.根据权利要求2所述的带隙基准...

【专利技术属性】
技术研发人员：杨全，谷申，林立谨，
申请(专利权)人：南京市智凌芯电子科技有限公司，
类型：新型
国别省市：江苏;32