用于分析扫描链和确定扫描链中的保持时间故障的数目或位置的方法技术

将扫描链的环境变量设定为被认为将导致保持时间故障的值，并且使一式样移经扫描链。该式样具有至少ｎ个连续的第一逻辑状态的比特的背景式样及其后的至少一个第二逻辑状态的比特，其中ｎ是扫描链的长度。按照以下两项之间的差异来确定扫描链中可能的保持时间故障的数目：ｉ）预期所述至少一个比特引起扫描链的输出处的转变的时钟周期，和ｉｉ）所述至少一个比特实际引起扫描链的输出处的转变的时钟周期。如果存在环境变量的某一值，在该值上扫描链正确操作，则可以确定保持时间故障的（一个或多个）位置。

【技术实现步骤摘要】
【国外来华专利技术】用于分析扫描链和确定扫描链中的保持时间故障的数目或位置的方法
技术介绍
随着技术节点缩小，在为了测试目的而被添加到器件中的扫描链中发现了更多的 缺陷。这是由于本文献中描述的若干个原因而引起的。为了将新的集成电路投入市场，并 且使产率上升到可接受的水平，需要新的方法和装置来识别扫描链缺陷。扫描链是测试和产率提升的关键项。当它们损坏时，它们将被测器件(例如，芯 片)归入失败种类(fail bin)(添加到产率损失问题)并且它们掩蔽并阻止对源自组合、 时序、电力分布或时钟逻辑的其他失败的及时、精确的评估。面向测试设计(design for test,DFT)或扫描方法的方式是利用扫描触发器来替 换设计中的所有触发器。扫描触发器(或扫描单元)提供进入每个触发器的两条路径一 条路径用于设计的任务，另一路径辅助测试。扫描触发器的两种最常见方式是MUXD和LSSD方式。MUXD方式在触发器的D输入 的前端放置复用器(mux)。去往mux的选择信号(被称为扫描使能)判定是使用mux的任 务模式输入还是扫描测试输入。LSSD方式使用多个非重叠时钟其中的一对操作用于传播 任务数据的分离的主锁存器和从锁存器；另一对操作分离的主锁存器和从锁存器以产生扫 描移位操作。在LSSD方式的情况下，整个扫描移位和采样操作可以利用仅一对时钟或者利 用所有时钟的组合来进行。通过将DUT的扫描触发器(或扫描单元)缝合到被称为扫描链的一个或多个移位 寄存器中，每个触发器可被预设或观察。这使得可以构建将集中于找出DUT的子电路中的 故障的测试式样。进一步的描述性评论将专注于MUXD型扫描，因为它描述起来更容易和简单。在 MUXD型扫描中，每个扫描触发器具有两条输入路径，这两条路径受触发器的D输入处的mux 的控制。当扫描使能被断言(assert)时，扫描链作为移位寄存器操作。这允许了每个触发 器被设定到特定的状态。它还允许了在值从器件移出到扫描输出上的同时观察每个触发器 的状态。电平敏感型扫描设计在Storey et al.，〃 Delay Test Simulation"，14th Design Automation Conference Proceedings, pp. 492-494 (June 1977)和美国专利 3，783，254 和 4，293,919 中公开。对于扫描链中的缺陷(或故障)，有若干种一般接受的模型阻塞链(blocked chain)、桥接(bridging)和保持时间(hold time)。阻塞链-此状况是通过在处于扫描模式中时观察扫描输出来确定的。如果不论移 位到链中的数据如何，输出都处于固定电平，则链在一个或多个点处被阻塞，并且最接近扫 描输出的阻塞主导着从该链观察到的内容。故障模型一般是扫描链的输出从位于阻塞点处 的时序元件起固着在0或固着在1。桥接-桥接故障是当经过一条扫描链的数据能够修改另一扫描链中的数据或者 同一扫描链中的不同位置处的数据时的数据依赖状况。所怀疑的机制是当所涉及的两个信 号处于相反值时所实行的“侵略者_受害者”短接或桥接。保持时间-保持时间故障是允许来自一个触发器的数据在链中向前移动的状况。 保持时间故障归因于若干个因素，包括与触发器的时钟到Q时间和时钟偏斜(Clock skew) 相比的长导线路径。当在输出处产生的数据仍在切换但看起来却是偏斜的时(响应正确但 在时间上有移位)，或者当缺失了比特时(数据拖尾或比特跳过)，则怀疑出现了这种状况。 总体上，保持时间故障可被看作“意外加密”。如果在扫描输入处施加的比特的数目不匹配 扫描输出上的数据，则有可能存在保持时间故障。在一些情况下，保持时间故障使得扫描链 看起来拥有的触发器比其实际拥有的少。保持时间是扫描链中的两个相邻单元之间的数据通信故障，其中最接近扫描输入 的比特是侵略者单元，而最接近扫描输出的比特是受害者单元。当保持时间故障存在时，受 害者单元的数据值被侵略者单元的数据值所替换。由此得到的数据流两次显示侵略者的数 据，而受害者的数据则丢失了。存在三类常见的保持时间故障。标准保持时间故障_当两个数据状态(侵略者和受害者)都被不正确地传达时， 产生模拟扫描链中的缺失的触发器的失败签名。数据1保持时间故障_当侵略者单元的数据是逻辑1时，其数据被前拉一个位置， 覆盖了受害者的数据。由此得到的失败签名具有太多的1。数据0保持时间故障_当侵略者单元的数据是0时，其数据被前拉一个位置，覆盖 了受害者的数据。由此得到的失败签名具有太多的0。通常，为了确保扫描链测试逻辑可操作，将在执行器件的功能逻辑测试之前对扫 描链测试逻辑执行测试。对扫描链测试逻辑的这些测试通常被称为扫描链完善性测试。最 常见的方式是在扫描输入处发送一系列的1和0。在扫描使能被断言的情况下，扫描链实质 上是一个大的移位寄存器。随着扫描使能持续被断言，功能逻辑被从测试中移除。在η个 时钟周期之后(其中η等于链中的扫描单元的数目)，如果扫描链操作正确，则将在扫描输 出上观察到输入流。如果扫描链没有可靠地将数据从扫描输入传送到扫描输出，则整个扫描方法失败 了。用于加载链的输入数据和用于卸载链的输出数据都受到了干扰。这通常表明其自身为 扫描链完善性失败。这使得扫描链看起来比其实际情况要短至少一个触发器。时钟偏斜问 题可能由于诸如定时闭合之类的设计问题或者诸如故障通孔或弱时钟树缓冲器之类的制 造缺陷而引起。在纳米几何条件中，它通常是由两者的组合引起的，从而由于保持时间问题 而导致产率损失。由当今的ATPG工具产生的传统链完善性式样被实现为“0-0-1-1-0-0-1-1”序列 的重复流。该序列具有每隔一个向量改变的数据。因此，具有标准保持时间故障的器件看 起来被移位了一个比特，并且最后的比特是不确定的。被移出的最后的比特不是式样的一 部分；它是当扫描输出序列被施加时在扫描输入管脚上的状态。参见图1。注意，具有单个 标准保持时间故障的失败签名基本上是通过-失败-通过-失败。通常，保持时间故障是定时敏感的。即，由于触发器的Q输出的上升时间和下降时 间是不对称的，所以保持时间故障可能导致触发器有能力传送一个数据状态，但不能传送 另一个。这种失败可能由于Q输出的上升时间比下降时间更慢导致。图2所示的示例假定单个保持时间故障，其中“0”是侵略者状态，“1”是受害者状 态。当器件在单个链上具有多个保持时间故障时，数据对于每个故障移位一个周期。较小几何条件的器件在单个链上具有多个保持时间故障是很常见的。在标准的00110011式样 的情况下，链可能使数据移位4个位置，结果式样实际上通过了扫描链测试。如前所述，在面向测试设计方法中，触发器具有双重功能。在正常或功能模式期 间，它们锁存电路中的数据状态并且存储将被发送到设计中的下一片逻辑的值。在测试模 式期间，它们被用于向组合逻辑提供测试激励，并且捕捉逻辑运算的结果。为了将测试式样 传送到被测器件中和传送出被测器件，触发器被重配置为一个或多个串行移位寄存器。如果两组寄存器之间的逻辑的量太大，以至于数据没有传播经过逻辑并且没有在 扫描链被钟控(clock)之前所允许的建立时间(setup time)内在一触发器的输入处变得 稳定，则可能发生一种被称为本文档来自技高网...

【技术保护点】
一种用于分析被测器件的扫描链的方法，包括：将所述扫描链的环境变量设定为第一值，并随后将一非恒定序列式样移经所述扫描链，以判定非预期切换式样是否从所述扫描链输出；将所述环境变量设定为第二值，并随后将所述非恒定序列式样移经所述扫描链，以判定所述非恒定序列式样是否在预期的时间从所述扫描链输出；以及至少当所述扫描链ｉ）在所述环境变量的第一值上输出非预期切换式样而且ｉｉ）未能在所述预期的时间在所述环境变量的第二值上输出所述非恒定序列式样时，基于第一数目的扫描测试的结果来确定所述扫描链中的可能的保持时间故障的数目。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：斯蒂芬A坎农，理查德C道肯，阿尔佛雷德L克洛彻，加里A韦伯兰德，
申请(专利权)人：惠瑞捷新加坡私人有限公司，
类型：发明
国别省市：SG[新加坡]