本发明专利技术描述一种用于减少睡眠状态电流泄漏的电路（１００）。所述电路（１００）包括选自锁存器、触发器、比较器、多路复用器或加法器中的至少一者的硬件单元（１０２）。所述硬件单元（１０２）包括第一节点（１１０）。所述硬件单元进一步包括耦合到所述第一节点的睡眠启用组合逻辑（１０４），其中在睡眠状态期间保留所述第一节点的值。
【技术实现步骤摘要】
【国外来华专利技术】
【技术保护点】
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：马丁圣劳伦特，林任从，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。