基于现场可编程门阵列的长时间低零漂数字积分器制造技术

技术编号:4859148 阅读:280 留言:0更新日期:2012-04-11 18:40
本实用新型专利技术公开了一种基于现场可编程门阵列的长时间低零漂数字积分器,由输入连接器、滤波电路、模拟开关切换电路、反相器电路、仪表放大器电路、A/D转换电路、FPGA、D/A转换电路以及输出连接器组成。本实用新型专利技术器克服了现有积分器的不足,在HT-7超导托卡马克现场使用10分钟内漂移不到10mv,输出信号具有良好的线性和保持特性。(*该技术在2020年保护过期,可自由使用*)

【技术实现步骤摘要】

本技术涉及积分器系统领域,具体涉及一种基于现场可编程门阵列的长时间 低零漂数字积分器。
技术介绍
托卡马克实验装置测量中,分布在真空室周围的磁探针输出的感生电压信号往往 只是某些待测物理量的微分量,需要通过积分运算,将他们还原成相应的磁场强度或者磁 通信号,才可用于等离子体的诊断和反馈控制,积分器便是实现这一转换不可或缺的设备。 随着托卡马克核聚变研究的不断发展,等离子体的放电时间越来越长,积分时间也越来越 长,因此需要研制长时间低零漂的积分器。由于运算放大器的输入失调电压Vm、输入失调电流Im以及输入偏置电流Ib等将 作为等效输入偏移量被积分,并且漂移量随着积分时间的增加而增大,这部分误差将会影 响数据的精度。同时,运放的非理想性和电容的介质损耗和漏电也会引起积分器的非线性 误差。严重时,这些误差将导致积分器溢出,使其失去对输入信号的积分作用。
技术实现思路
本技术要解决的技术问题是提供一种基于现场可编程门阵列的长时间低零 漂数字积分器,即FPGA的长时间低零漂数字积分器,使得输出信号具有很好的线性和保持 特性。本技术的技术方案如下一种基于现场可编程门阵列的长时间低零漂数字积分器,由输入连接器、滤波电 路、模拟开关切换电路、反相器电路、仪表放大器电路、A/D转换电路、FPGA、D/A转换电路以 及输出连接器组成,其特征在于所述滤波电路由电阻R27和电容C41组成,电阻R27和电 容C41组成L型网络并联接在所述输入连接器的输出端,输入连接器的输出端向所述的滤 波电路输出磁通或磁感应强度变化率信号;所述模拟开关切换电路由二组模拟开关MAX4664(S1)和MAX4664(S2)并联组 成,所述滤波电路的输出端分别通过到导线对应连接到二组模拟开关MAX4664(S1)和 MAX4664 (S2)的COMl引脚和COM3引脚;模拟开关MAX4664 (Si)的GND引脚通过导线接地, V-引脚通过导线串接电容C43后接地,V+引脚和Vl引脚通过导线分别串接电容C40、C42 后共接地;模拟开关MAX4664(S2)的GND引脚通过导线接地,V-引脚通过导线串接电容C54 后接地,V+引脚和Vl引脚通过导线分别串接电容C52、C53后共接地;所述反相器电路由反相器74F04 (Ul)组成,反相器74F04 (Ul)的第3引脚通过导 线分别连接到所述模拟开关切换电路中模拟开关MAX4664(S1)的mi引脚和IN3引脚, 反相器74F04(U1)的第4引脚通过导线分别连接到所述模拟开关切换电路中模拟开关 MAX4664(S2)的1附引脚和IN3引脚;所述仪表放大器电路由放大器INA217(U2)组成,放大器INA217(U2)的第4弓丨脚4通过导线串接电感L2后分别连接到所述模拟开关切换电路中模拟开关MAX4664(S1)的 NCl引脚和模拟开关MAX4664(S2)的NC3引脚,电感L2的两端并联接有电阻Rl ;放大器 INA217(U2)的第5引脚通过导线串接电感L3后分别连接到所述模拟开关切换电路中模拟 开关MAX4664(S1)的NC3引脚和模拟开关MAX4664 (S2)的NCl引脚,电感L3的两端并联接 有电阻R8 ;放大器INA217(U2)的第13、7引脚通过分别导线串接电容C36、C39后接地,第 10引脚也通过导线接地;所述A/D转换电路由A/D转换器ADS8505 (U4)和A/D转换器的驱动电路组成,A/ D转换器的驱动电路由放大器0PA132组成,放大器0PA132的反向输入端通过导线串接电 阻R3后连接到所述所述仪表放大器电路中放大器INA217(U2)的第11引脚;放大器0PA132 的正向输入端通过导线一次串接电容C33、电阻R2后连接到输出端,电阻R2的两端并联接 有电容C32,放大器0PA132的正向输入端还通过导线接地;放大器0PA132的正极电源接 线端通过导线接入+12V直流电源,放大器0PA132的正极电源接线端通过导线接有由电容 ClU C24并联组成的支路后接入+12V直流电源,电容Cll、C24之间通过导线接地;放大器 0PA132的负极电源接线端通过导线接入-12V直流电源,放大器0PA132的负极电源接线端 通过导线接有由电容C14、C26并联组成的支路后接入-12V直流电源,电容C14、C26之间通 过导线接地;所述A/D转换器ADS8505(U4)的第1引脚通过导线串接电阻R6后连接到驱动 电路中放大器0PA132的输出端,第1引脚还通过导线串接电阻R9和电容C27后接地,电阻 R9和电容C27之间的连线上设有第一接线端,从所述的第一接线端引出导线接入述A/D转 换器ADS8505 (U4)的第4引脚,电容C27和地之间的连线上设有第二接线端,从所述的第二 接线端引出导线接入述A/D转换器ADS8505(U4)的第5引脚;所述A/D转换器ADS8505 (U4) 的第3引脚通过导线串接电容C25后与第2引脚共接地;所述A/D转换器ADS8505(U4)的 第5引脚通过导线串接电阻R15后与第14引脚共接地;从所述A/D转换器ADS8505(U4)的 第27、28引脚一同通过导线接有由电容C12、C37并联组成的支路后引出,作为输出端,电容 C12、C37之间通过导线接地;所述A/D转换器ADS8505(U4)的第23引脚通过导线接地;所述FPGA的I/O接口的第2引脚通过导线连接到从所述A/D转换电路中A/D转 换器ADS8505(U4)的第27、28引脚引出的输出端上;所述FPGA的I/O接口的第49引脚通 过导线连接到所述反相器电路中反相器74F04(U1)的第3引脚;所述D/A转换电路由D/A转换器DAC741 (U3)组成,所述D/A转换器DAC741 (U3) 的第2引脚通过导线接有由电容C15、C45组成的并联支路后接入-12V直流电源,电容C15、 C45之间通过导线接地;所述D/A转换器DAC741 (U3)的第3引脚通过导线接有由电容C45、 C16组成的并联支路后接入-12V直流电源,电容C45、C16之间通过导线接地;所述D/A转 换器DAC741 (U3)的第4引脚与第47引脚之间通过导线接有滑动变阻器R13,其中第4引 脚接入滑动变阻器R13的一个接线端,第46引脚接入滑动变阻器R13的滑动接线端,滑动 变阻器R13的另一个接线端通过导线接地,从第4引脚与滑动变阻器R13的连线上引出导 线依次串接电阻R11、滑动变阻器R14后接地;所述D/A转换器DAC741 (U3)的第6、7引脚 通过导线共接地;所述D/A转换器DAC741(U3)的第10引脚通过导线串接电阻R21后连接 到所述滑动变阻器R14的滑动接线端;所述D/A转换器DAC741(U3)的第26、45引脚分别通 过导线接地;所述D/A转换器DAC741 (U3)的第37、38引脚通过导线相并联,并共接由电容 C16、C46并联组成的支路后接地;所述D/A转换器DAC741 (U3)的第46引脚通过导线依次5串接电阻R19、电容C47后接地;所述D/A转换器DAC741 (U3)的第47引脚通过导线接入电 阻R19、电容C47之间连线的接线本文档来自技高网...

【技术保护点】
一种基于现场可编程门阵列的长时间低零漂数字积分器,由输入连接器、滤波电路、模拟开关切换电路、反相器电路、仪表放大器电路、A/D转换电路、FPGA、D/A转换电路以及输出连接器组成,其特征在于:所述滤波电路由电阻R27和电容C41组成,电阻R27和电容C41组成L型网络并联接在所述输入连接器的输出端,输入连接器的输出端向所述的滤波电路输出磁通或磁感应强度变化率信号;所述模拟开关切换电路由二组模拟开关MAX4664(S1)和MAX4664(S2)并联组成,所述滤波电路的输出端分别线接地;放大器OPA132的负极电源接线端通过导线接入-12V直流电源,放大器OPA132的负极电源接线端通过导线接有由电容C14、C26并联组成的支路后接入-12V直流电源,电容C14、C26之间通过导线接地;所述A/D转换器ADS8505(U4)的第1引脚通过导线串接电阻R6后连接到驱动电路中放大器OPA132的输出端,第1引脚还通过导线串接电阻R9和电容C27后接地,电阻R9和电容C27之间的连线上设有第一接线端,从所述的第一接线端引出导线接入述A/D转换器ADS8505(U4)的第4引脚,电容C27和地之间的连线上设有第二接线端,从所述的第二接线端引出导线接入述A/D转换器ADS8505(U4)的第5引脚;所述A/D转换器ADS8505(U4)的第3引脚通过导线串接电容C25后与第2引脚共接地;所述A/D转换器ADS8505(U4)的第5引脚通过导线串接电阻R15后与第14引脚共接地;从所述A/D转换器ADS8505(U4)的第27、28引脚一同通过导线接有由电容C12、C37并联组成的支路后引出,作为输出端,电容C12、C37之间通过导线接地;所述A/D转换器ADS8505(U4)的第23引脚通过导线接地;所述FPGA的I/O接口的第2引脚通过导线连接到从所述A/D转换电路中A/D转换器ADS8505(U4)的第27、28引脚引出的输出端上;所述FPGA的I/O接口的第49引脚通过导线连接到所述反相器电路中反相器74F04(U1)的第3引脚;所述D/A转换电路由D/A转换器DAC741(U3)组成,所述D/A转换器DAC741(U3)的第2引脚通过导线接有由电容C15、C45组成的并联支路后接入-12V直流电源,电容C15、C45之间通过导线接地;所述D/A转换器DAC741(U3)的第3引脚通过导线接有由电容C45、C16组成的...

【技术特征摘要】

【专利技术属性】
技术研发人员:吴彬彬沈飙
申请(专利权)人:中国科学院等离子体物理研究所
类型:实用新型
国别省市:34[中国|安徽]

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1