一种装置（１０），包括复用器（２０），该复用器（２０）被配置为提供从源时钟、目标时钟、和过渡时钟之中选择的输出时钟。该装置进一步包括：相位差计算模块（２２），被配置为计算源时钟和目标时钟之间的相位；以及时钟生成模块（１２），被配置为生成多个时钟。该装置进一步包括：时钟选择模块（１４），被配置为选择多个时钟中的一个时钟作为过渡时钟；以及控制电路（１６），被配置为提供：（１）去往时钟选择模块的信号，用于基于源时钟和目标时钟之间的相位差，选择多个时钟中的一个时钟作为过渡时钟，以及（２）去往复用器的信号，用于提供源时钟、目标时钟、或过渡时钟中的一个作为输出时钟。
【技术实现步骤摘要】
【国外来华专利技术】
本公开总得涉及用于由系统使用的时钟电路，并且具体涉及用于由系统使用的可以从一个时钟切换到另一时钟的时钟电路。
技术介绍
具体而言，在使用电池的系统中，省电是一个重要问题。在移动电话的实例中，是 使用射频(RF)通信的无线通信。为了有效的通信，要求精密受控的时钟，这需要锁相环 (PLL)。PLL通常很耗电。另一方面，移动电话通常具有不需要精密受控时钟的其他功能， 并因此不需要PLL。所以，一种省电的技术是仅在需要时使用精密受控时钟，而对于其他 操作使用另外的时钟。然而，在时钟之间的切换对于过渡期间的系统可能会导致诸如毛刺 (glitch)和突然的相位变化之类的问题。所以，就需要一种时钟过渡，其避免或减轻因过渡而可能产生的问题。 附图说明本专利技术是借由示例被说明的且不受限于附图，在附图中相同的附图标记指示相似 的元素。附图中的元素被简洁地说明，并且不必按比例绘制。图1是根据一个实施例的时钟过渡电路的框图；图2是有助于理解图1的时钟过渡电路的操作的时序图；并且图3是有助于理解图1的时钟过渡电路的操作的另一时序图。具体实施例方式时钟过渡电路从提供从源时钟输出的时钟切换到从目标时钟输出的时钟。在源时 钟和目标时钟之间检测到相位差，源时钟与在过渡之前的时点上输出的时钟相同。通过提 供使时钟输出和目标时钟之间的相位差递增地减少的临时时钟来进行过渡。对于每个时钟 循环或预定数量的时钟循环，相位差以递增量减少。对于每个附加的时钟循环或预定数量 的时钟循环，相位差以另一递增量减少。该过程继续，直到相位差减到足够低或是消失，然 后使用目标时钟来代替临时时钟。按本文的用法，术语“总线”用于指可以用来传递一种或多种类型的信息，诸如数 据、地址、控制、或状态的多个信号或导体。可以按照参考为单个导体、多个导体、单向导体、 或双向导体来说明或描述本文讨论的导体。然而，不同的实施例可以对导体的实施进行变 化。例如，可以使用分离的单向导体而不是双向导体，反之亦然。而且，可以用以串行或时 间复用方式传递多个信号的单个导体来代替多个导体。同样，可以将承载多个信号的单个 导体分割为承载这些信号的子集的多个不同导体。因此，对于传递信号存在很多选择。当指示信号、状态位、或类似装置的呈递进入其逻辑真或逻辑假状态时，分别使用 本文的术语“断言(assert)”或“设置”和“否定”(或“取消断言(deassert) ”或“清除”)。 如果逻辑真状态是逻辑电平1，则逻辑假状态是逻辑电平0。而如果逻辑真状态是逻辑电平O，则逻辑假状态是逻辑电平1。图1所示是时钟电路10，包括相位时钟生成器12、相位时钟选择电路14、控制电 路16、提前/延迟电路18、输出复用器(MUX) 20、和相位差电路22。时钟1和时钟2具有相 同的频率，并且可以具有共同的振荡器。在该示例中，时钟1是校正后的时钟，其有助于与 另一时钟进行相位匹配。将预计该时钟使用PLL，因此更耗电。时钟2是未校正的时钟，因 此相比时钟1，操作更省电。时钟电路10可以在时钟1和2之间切换输出。在切换情形中， 可以认为当前被提供为输出的时钟是源时钟，而认为要成为被提供的时钟的时钟是目标时 钟。相位时钟生成器12接收过采样时钟，其具有的频率是时钟1和2的倍数，并提取自与 时钟1和2相同的源。在该示例中，过采样时钟具有的频率为时钟1和2的频率的12倍。相位时钟生成器12接收过采样时钟，并生成具有不同相位的时钟1和2的频率的 24个临时时钟。因此，相位时钟生成器12提供24个每个具有不同相位的临时时钟，每个相 位对应于过采样时钟的12个连续循环的每个半循环。相位时钟选择电路14耦合到相位时 钟生成器12，并且从24个相位时钟中选择要耦合到输出复用器20的那个相位时钟。提前 /延迟电路18耦合到控制电路16和相位时钟选择电路，向相位时钟选择电路14提供标识 耦合到输出复用器20的那个临时时钟的信号。输出复用器20接收时钟1、时钟2、以及相 位时钟选择电路14的输出。按照控制电路16的输出选择信号所确定的，输出复用器20提 供从时钟1、时钟2、和相位时钟选择电路14的输出之中选择的输出时钟。控制电路16接 收相移速率(PSR)信号、切换信号、时钟1、时钟2、过采样时钟、以及来自于相位差电路22 的相位计数信号。除了输出选择信号之外，控制电路16还向相位时钟生成器12提供启用 相位信号，并向提前/延迟电路18提供提前/延迟信号。相位差电路22接收来自于控制 电路16的启用相位计数信号、时钟1、时钟2、和过采样时钟。图2所示是示出了在控制电路16已经接收到切换信号的情形中的过采样时钟、 目标时钟、输出时钟和源时钟的时序图。其示出了过采样时钟的频率是目标和源时钟的12 倍。源时钟可以是时钟1或时钟2，而目标时钟可以是其他。在目标时钟的每个完整的循环 内，对过采样时钟的每半个循环进行标号。在该示例之中，在输出时钟的第一个示出的上升 之前接收到切换信号。在该点上，由源时钟提供输出时钟，所以它们同相。它们被示出为在 相位5上一起上升，相位5是过采样时钟的半循环4和半循环5之间的过渡。请注意，通常 源和目标时钟与过采样时钟完全不同步，即使它们可能提取自从同一源。示出的是目标时 钟在相位1上升。则在切换信号被断言的时间上，在输出时钟和目标时钟之间的相位差为 4个半循环。目标时钟比输出时钟提前4个半循环，因此输出时钟为了与目标时钟同相，需 要提前过采样时钟的4个半时钟循环。响应于接收到切换信号，控制电路16断言启用相位信号和启用相位计数信号。相位时钟生成器12通过生成24个临时时钟来进行响应。相位差电路22通过生成由控制电 路16来接收的相位计数信号进行响应。相位计数信号指示目标时钟相比输出时钟提前多 少个过采样时钟的半循环。在图2的示例之中，该数值是4。控制电路16通过断言提前/ 延迟信号来进行响应。提前/延迟电路18通过向相位时钟选择电路提供移位计数信号进 行响应，以向相位时钟选择电路14指示选择比输出时钟提前1个半循环(1个相位)的相 位时钟来耦合到输出复用器20。在断言切换信号的时间上，按照取自控制电路16的输出选 择信号所确定的，输出复用器20提供时钟1或时钟2作为输出时钟。假定将时钟1提供为输出时钟，因此时钟1是源时钟，而时钟2是目标时钟。控制电路16确定输出选择信号何 时从选择源时钟切换到选择由相位时钟选择电路14提供的临时时钟来作为输出时钟。在 该示例之中，在源时钟已经在过采样时钟的6个半循环内为逻辑高之后，即在相位11上，选 择临时时钟。因此，在相位11上开始的输出时钟是从临时时钟选择的过渡时钟。因为作为 临时时钟的过渡时钟比源时钟提前1个相位，故而输出时钟在相位16上下降到逻辑低，相 位16相对于相位17提前1个相位，在相位17，源时钟下降到逻辑低。由于过渡时钟的频率 相同，因此输出时钟与源时钟处于逻辑低的时间量相同。然后，在相位4上输出时钟上升， 比在相位5上升的源时钟提前一个相位。接着，当输出时钟已在6个相位内为逻辑高时，提 前/延迟电路18选择比源时钟提前2个相位的临时时钟。在第二临时时钟成为过渡时钟 时，该变化在输出时钟上还不可见。由于过渡时钟现在比源时钟提前2个相位，因此输出时 钟也比本文档来自技高网...
【技术保护点】
一种装置，包括：复用器，所述复用器被配置为提供从源时钟、目标时钟和过渡时钟中选择的输出时钟，其中在将所述输出时钟从所述源时钟切换到所述目标时钟期间，提供所述过渡时钟作为所述输出时钟；相位差计算模块，所述相位差计算模块被配置为计算所述源时钟和所述目标时钟之间的相位差；时钟生成模块，所述时钟生成模块被配置为生成多个时钟，其中所述多个时钟中的每个时钟具有与所述多个时钟中的其他时钟不同的相位；时钟选择模块，所述时钟选择模块被配置为选择所述多个时钟中的一个时钟作为所述过渡时钟；以及控制电路，所述控制电路被配置为接收时钟切换信号并且被配置为：向所述时钟选择模块提供信号，用于基于所述源时钟和所述目标时钟之间的所述相位差来选择所述多个时钟中的一个时钟作为所述过渡时钟，以及向所述复用器提供信号，用于提供所述源时钟、所述目标时钟或所述过渡时钟中的一个作为所述输出时钟。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：斯里尼瓦桑R博马雷迪，乌代帕德马纳班，萨米尔J索尼，科伊奇E诺姆拉，尼古拉斯F金格尔斯，维维克班，
申请(专利权)人：飞思卡尔半导体公司，
类型：发明
国别省市：US[美国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。