支持单个或多个AES操作的双模AES实现制造技术

本发明专利技术披露了一种装置，包括模式电路和加密电路。模式电路可以用于选择性地用于在处于第一模式时提供由输出信号承载的寄存器输入数据，以及在处于第二模式时提供由输出信号承载的存储器数据。加密电路可以配置为在寄存器输入数据和存储器数据之间轮流进行加密／解密。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术一般地涉及加密方案，以及，更具体地，涉及一种支持单个或多个AES操作的双模高级加密标准(AES)实现。
技术介绍
AES是一种用于若干加密方案的流行的加密标准。AES —般可 以在128位上工作。现在又开发了一些基于AES的加密方案，可以 在大于128位的数据量(data size )上工作。在冲丸行核心AES操作 的同时，基于AES的加密方案不能提供可以有效使用AES核心单 元的4妻口 ，所述AES核心单元在128位上工作。这个问题的一种可能的解决方案是在AES核心单元周围配置 直接存储器存取(DMA)接口。这种DMA接口由主处理才几编程。 DMA接口可以(i)从同步动态随机存取存储器(SDRAM)取数 据，(ii)将数据提供至AES核心单元，以及(iii)将经加密的/解 密的数据存储至SDRAM。使用这种接口，就可以在远大于128位 的数据块上执行AES操作。DMA ^妾口的主要在夹陷是与^殳置DMA 4妾口才喿作相关的系统开 销。设计者必须对(i)输入数据和输出数据的地址和(ii)扇区计 数进行编程。当扇区大小/计数大时，系统开销小。然而，在需要 128位或256位的加密/解密的AES应用的情况下，与实际纟喿作相 比，系统开销可能会4艮大。传统方法的另一缺陷在于，通常会有新的基于AES的加密方 案被开发出来。这些方案中的某些可能会包括这样的巧合(quirk), 即，由于DMA接口自动处理输入数据，DMA接口模式不支持的 巧合。这种方法的备选方案是使用微控制器在软件中执行整个加密 方案。使用微控制器会减慢加密/解密处理。我们需要提供一种用于执行单个和多个AES操作的双模AES 实施的方法和/或装置。
技术实现思路
本专利技术涉及一种包含才莫式电路和加密电3各的装置。冲莫式电路可 以用于选择性地在处于第 一模式时提供由输出信号承载的寄存器 输入数据，而在处于第二模式时提供由输出信号承载的存储器数 据。加密电路可以用于在寄存器输入数据和存^f诸器数据之间可互换 ;也加密/解密。本专利技术的目的、特征和优点包括提供了一种支持单个和多个 AES操作的双模AES实现的方法和/或装置，其可以(i)仅需要很 小的数据量，(ii)使用寄存器接口从而利用更小的系统开销来执行， (iii)避免经加密的/解密的数据被泄密，以及(iv)虑及了 DMA 模式不支持的基于AES的加密方案，从而每次执行一个块。附图说明通过详细描述下面的说明书和所附权利要求以及附图，本专利技术 的这些和其〗也目的、特4正和^尤点可以变4寻显而易见，其中图1是本专利技术的优选实施例的图示；图2是本专利技术的优选实施例的详7图3是示出了链接AES命令的实例的图示； 图4是本专利技术的备选实施例的图示。 具体实施例方式参照图1，示出了根据本专利技术优选实施例的系统100的框图。 系统100通常包括块(或电i 各)102、块(或电if各)104、块(或电 ^各)106、以及块(或电路)108。电^各102可以作为主处理机来实 现。电路104可以作为才莫式电路来实现。电路106可以作为AES 电路来实现。电路108可以作为存储器来实现。在一个实例中，存 储器108可以作为SDRAM来实现。主处理机102可以具有能传递 (present)信号(例如，AES_DATA )的输出110和能传递信号(例 如，DMA—CONTROL)的l命出114。沖莫式电路104可以具有能4妾收 信号AES—DATA的專餘入112、能接收信号DMA—CONTROL的输入 116、能接收信号(例如，AES—OUTPUT)的输入124和能接收/ 传递信号(例如，DATA)的输入/输出126。才莫式电路104可以具 有能传递信号(例如，OUTPUT)的输出118。 AES电i 各106可以 具有能接收信号OUTPUT的输入120。 AES电路106可以具有能传 递信号AES—OUTPUT的输出122。存4诸器108可以具有能传递/接 收信号DATA的输入/l釘出128。在系统处于第一模式(或寄存器模式)时，模式电路104可以 提供由信号OUTPUT承载的寄存器输入数据。在系统处于第二模 式(或DMA模式)时，模式电路104可以提供由信号OUTPUT承 载的存储器数据。AES电路106根据AES加密/解密方案在寄存器 输入数据和存储器数据之间可互换地加密/解密。通过提供处于寄存 器模式的输入寄存器数据和处于DMA模式的存储器数据，由AES 电路122执行的数据的加密/解密可以使用比传统系统更少的系统 开销。主处理机102可以生成用于执行AES加密/解密|喿作的AES密钥。主处理才几102可以通过信号AES—DATA传递AES密钥。当 系统IOO处于寄存器模式或处于DMA模式时，AES密钥通常需要 执行AES加密/解密。AES密钥(作为不对称密钥的公私密钥对的 私人密钥、作为数据流的部分)可以由伪随扭4t发生器或利用另一 恰当的^L制来生成。参照图2,示出了系统100的更为详细的图示。模式电路104 包括块(或电路)140、块(或电路)142、块(或电3各)144和 块(或电路)146。电路140可以作为一个或多个AES输入数据寄 存器来实现。电路142可以作为DMA接口电路来实现。电路144 可以作为多路复用器(multiplexer )来实现。电i 各146可以作为DMA 引擎电路来实现。DMA引擎146可以作为一个或多个FIFO电路来 实现。AES输入数据寄存器140可以具有能传递信号(例如，RID) 的输出162。 DMA接口电路142可以具有能传递信号DMA控制的 输出166。多路复用器144可以具有能接收信号RID的输入164和 能接收信号(例如，MD)的输入172。 DMA引擎146可以具有能 接收信号DMA_CONTROL的输入168和能传递信号MD的输出 170。 AES电路106通常包括块(或电路)148和块(或电i 各)150。 电路148可以作为AES核心电路来实现。电路150可以作为一个或 多个AES输出寄存器来实现。在DMA才莫式中，主处理机102可以(i)(经DMA 4妄口 142 ) 控制DMA引擎146通过信号DATA从SDRAM 108取凄史据(或存 储器数据)，并(ii)通过信号MD将存储器数据传递至多路复用器 144。多路复用器144可以将存储器数据传递给AES核心148。 AES 核心148可以(i )加密/解密存储器数据，并(ii )通过信号AES—OUT 将经加密的/解密的存储器数据传递至DMA引擎146。 DMA引擎 146可以通过信号DATA将经加密的/解密的数据传递回存储器108。 与主处理才几102相连的DMA^妄口 142电路可以(i)启动DMA引9擎146和存储器108之间的DMA传输工作，并(ii)发送DMA引 擎146和存储器108之间的相关参数(例如，包括存储器i也址、DMA 传输量、以及DMA传输方向(从存储器108读取或向存+者器108 写入存储器数据的方向))。DMA引擎146可以与存储器108相接，并执行实际的存储器处理。在DMA才莫式中，系统100可以处理打包(packetize )的和未打包的存储器数据块。打包的存储器数本文档来自技高网...

【技术保护点】
一种装置，包括：　模式电路，用于选择性地在处于第一模式时提供由输出信号承载的寄存器输入数据，以及在处于第二模式时提供由所述输出信号承载的存储器数据；以及　加密电路，用于在所述寄存器输入数据和所述存储器数据之间轮流进行加密／解密。

【技术特征摘要】
【国外来华专利技术】US 2006-8-24 11/509,3611. 一种装置，包括模式电路，用于选择性地在处于第一模式时提供由输出信号承载的寄存器输入数据，以及在处于第二模式时提供由所述输出信号承载的存储器数据；以及加密电路，用于在所述寄存器输入数据和所述存储器数据之间轮流进行加密/解密。2. 根据权利要求1所述的装置，进一步包括主处理才几，用于(i) 在处于所述第一模式时传递由加密数据信号承载的所述寄存 器输入数据，以及(ii)在处于所述第二模式时传递存储器控 制信号。3. 根据权利要求1所述的装置，进一步包括存储器，连接至所述 模式电路并用于在处于所述第二模式时存储经加密的/或解密 的数据。4. 根据权利要求1所述的装置，其中，所述模式电路包括一个或 多个输入数据寄存器，所述输入数据寄存器用于存储所述寄存 器输入数据。5. 根据权利要求4所述的装置，其中，所述模式电路进一步包括存储器引擎，用于响应于存储器控制信号而传递所述内 存数据。6. 根据权利要求5所述的装置，其中，所述模式电路进一步包括多路复用器，用于(i)在处于所述第一模式时传递来自 所述一个或多个寄存器的所述输入寄存器数据，以及(ii)在 处于所述第二模式时传递来自所述存储器引擎的所述存储器 数据。7. 根据权利要求6所述的装置，其中，所述加密电路进一步包括高级加密标准核心单元，用于加密/解密所述寄存器输入 数据和所述存储器数据。8. 根据权利要求7所述的装置，其中，所述加密电路进一步包括一个或多个输出寄存器，用于存储经加密/解密的寄存器 输入数据。9. 根据权利要求7所述的装置，其中，所述高级加密标准核心单 元将经加密/解密的存储器数据传递给所述存储器引擎。10. 根据权利要求9所述的装置，其中，所述存储器引擎将所述加 密/解密存储器数据传递给存储器。11....

【专利技术属性】
技术研发人员：纳西马帕尔韦恩，文卡塔什巴拉苏布拉马尼亚姆，
申请(专利权)人：LSI公司，
类型：发明
国别省市：US[美国]