【技术实现步骤摘要】
【国外来华专利技术】
本专利技术总体上涉及处理器，更具体地说，涉及减小处理器中的高 速緩存访问功率。
技术介绍
许多处理器具有高速緩存。高速緩存是用于临时存储数据的存储 器块，与主存储器相比，其可以被处理器更迅速地访问。高速緩存阵 列典型地由地址位的子集索引，并被标签以剩余的地址位。在集联(set-associative)高速緩存中，高速緩存中的每个索引可以保持多个 存储器位置。例如，4路集联高速緩存可以在每个高速緩存索引上保 持4个存储器位置。典型的集联高速緩存具有保持标签值的一个或多 个阵列，称为tagram，以及保持数据值的一个或多个阵列，称为 dataram。对于快速访问，通常在分开的dataram中实现每路数据。为了使处理器在其峰值性能下或接近其峰值性能地操作，常规处 理器的高速緩存的tagram和dataram在每个存储器读操作和每个存 储器写操作过程中被并行激励(energize)和访问。在每次操作之后(例如，其中发生高速緩存命中)，选择处理过程选择高速緩存的一 个dataram的内容并将该内容提供给处理器。剩余的dataram的内容 被忽略。尽管该常规高速緩存访问技术...
【技术保护点】
一种实现加载和存储指令的处理器，包括： 高速缓存，其包括多个ｄａｔａｒａｍ； 处理器流水线寄存器，其存储基址数据位和偏移数据位；以及 微标签阵列，其耦合到该高速缓存和处理器流水线寄存器，其中该微标签阵列存储基址数据位、偏移 数据位、进位位以及路选数据位，以及 如果该处理器流水线寄存器中存储的第一选择的基址数据位匹配该微标签阵列中存储的基址数据位，并且 如果该处理器流水线寄存器中存储的第一选择的偏移数据位匹配该微标签阵列中存储的偏移数据位，并且 如果通过该处理器流水线寄存器中存储的第二选择的基址数据位和该处理...
【技术特征摘要】
【国外来华专利技术】US 2006-8-18 11/505,869;US 2006-8-18 11/505,8651. 一种实现加载和存储指令的处理器，包括高速缓存，其包括多个dataram；处理器流水线寄存器，其存储基址数据位和偏移数据位；以及微标签阵列，其耦合到该高速缓存和处理器流水线寄存器，其中该微标签阵列存储基址数据位、偏移数据位、进位位以及路选数据位，以及如果该处理器流水线寄存器中存储的第一选择的基址数据位匹配该微标签阵列中存储的基址数据位，并且如果该处理器流水线寄存器中存储的第一选择的偏移数据位匹配该微标签阵列中存储的偏移数据位，并且如果通过该处理器流水线寄存器中存储的第二选择的基址数据位和该处理器流水线寄存器中存储的第二选择的偏移数据位的相加而形成的第二进位位匹配该微标签阵列中存储的进位位，那么该微标签阵列输出使能信号，该使能信号使能由微标签阵列中存储的路选数据位规定的该高速缓存的第一dataram。2. 权利要求1的处理器，其中该第一选择的基址数据位由该处理 器流水线寄存器中存储的基址数据位的子集构成。3. 权利要求1的处理器，其中该第一选择的偏移数据位由该处理 器流水线寄存器中存储的偏移数据位的子集构成。4. 权利要求1的处理器，其中该第二选择的基址数据位由该处理 器流水线寄存器中存储的基址数据位的子集构成，以及该第二选择的 偏移数据位由该处理器流水线寄存器中存储的偏移数据位的子集构 成。5. 权利要求1的处理器，其中，如果该处理器流水线寄存器中存 储的第一选择的偏移数据位不匹配该微标签阵列中存储的偏移数据 位，那么该微标签阵列输出使能高速緩存的tagram的使能信号。6. 权利要求1的处理器，其中该微标签阵列包括多个阵列条目， 每个阵列条目存储基址数据位、偏移数据位、进位位以及路选数据位。7. 权利要求6的处理器，其中根据最少最近填充取代方案，取代 微标签阵列中存储的数据。8. —种实现加载和存储指令的处理器，包括 高速緩存，其包括多个dataram;处理器流水线寄存器，其存储基址寄存器数据位、基址数据位以 及偏移数据位；以及微标签阵列，其耦合到该高速緩存和处理器流水线寄存器，其中 该微标签阵列存储基址寄存器数据位、偏移数据位、进位位以及路选 数据位，以及如果该处理器流水线寄存器中存储的第一选择的基址寄存器数 据位匹配该微标签阵列中存储的基址寄存器数据位，并且如果该处理器流水线寄存器中存储的第一选择的偏移数据位匹 配该微标签阵列中存储的偏移数据位，并且如果通过该处理器流水线寄存器中存储的第一选择的基址数据 位和该处理器流水线寄存器中存储的第二选择的偏移数据位的相加 而形成的第二进位位匹配该微标签阵列中存储的进位位，那么该微标签阵列输出使能信号，该使能信号使能由该微标签阵列中存储的路选数据位规定的该高速緩存的第一 dataram。9. 权利要求8的处理器，其中该第一选择的偏移数据位由该处理 器流水线寄存器中存储的偏移数据位的子集构成。10.权利要求8的处理器，其中该第二选择的偏移数据位由该处 理器流水线寄存器中存储的偏移数据位的子集构成。11.权利要求8的处理器，其中，如果该处理器流水线寄存器中 存储的第一选择的偏移数据位不匹配该微标签阵列中存储的偏移数据位，那么该微标签阵列输出使能该高速緩存的tagram的使能信号。12. 权利要求8的处理器，其中该微标签阵列包括多个阵列条目， 每个阵列条目存储基址寄存器数据位、偏移数据位、进位位以及路选 数据位。13. 权利要求12的处理器，其中根据最少最近填充取代方案，取 代该微标签阵列中存储的数据。14. 一种系统，包括 高速緩存，其包括多个dataram;处理器流水线寄存器，其存储第一数据位和第二数据位；以及 微标签阵列，其耦合到该高速緩存和处理器流水线寄存器，其中该微标签阵列存储第一数据位、第二数据位、进位位以及路选数据位，以及如果该处理器流水线寄存器中存储的所选择的第一数据位匹配 该微标签阵列中存储的第一组数据位，并且如果该处理器流水线寄存器中存储的所选择的第二数据位匹配该微标签阵列中存储的第二组数据位，并且如果通过该处理器流水线寄存器中存储的数据位的第一子集和 该处理器流水线寄存器中存储的数据位的第二子集的相加而形成的 第二进位位匹配该微标签阵列中存储的进位位，那么该微标签阵列输出使能信号，该使能信号使能由该微标签阵列中存储的路选数据位规定的该高速緩存的第一 dataram。15. 权利要求14的系统，其中该第一数据位是基址数据位，而该 第二数据位是偏移数据位。16. 权利要求14的系统，其中该第一数据位是基址寄存器数据位， 而该第二数据位是偏移数据位。17. 权利要求14的系统，其中该微标签阵列包括多个阵列条目， 每个阵列条目存储基址数据位、偏移数据位、进位位以及路选数据位。18. 权利要求17的系统，其中根据最少最近填充取代方案，取代 该微标签阵列中存储的数据。19. 一种有形的计算机可读存储介质，包括以软件实现的处理器， 该处理器包括高速緩存，其包括多个dataram;处理器流水线寄存器，其存储第一数据位和第二数据位；以及 微标签阵列，其耦合到该高速緩存和处理器流水线寄存器，其中该;微标签阵列存储第一数据位、第二数据位、进位位以及路选数据位，以及如果该处理器流水线寄存器中存储的所选择的第 一数据位匹配该;敝标签阵列中存...
【专利技术属性】
技术研发人员：RC金特，M科诺斯，
申请(专利权)人：MIPS技术公司，
类型：发明
国别省市：US[美国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。