最终级高速缓存系统和对应的方法技术方案

一种数据访问系统包括处理器和最终级高速缓存模块。处理器被配置为生成用于访问第一物理地址的请求。最终级高速缓存模块包括动态随机访问存储器(DRAM)、最终级高速缓存控制器和DRAM控制器。最终级高速缓存控制器被配置为(i)从处理器接收请求，并且(ii)将第一物理地址转换为第一虚拟地址。DRAM控制器被配置为(i)将第一虚拟地址转换为第二物理地址，并且(ii)基于第二物理地址来访问DRAM存储器。

【技术实现步骤摘要】
【国外来华专利技术】相关申请的交叉引用本申请要求于2014年10月21日提交的第14/519,826号美国专利申请的优先权并且还要求于2013年10月21日提交的第61/893,662号美国临时申请、于2013年10月21日提交的第61/893,675号美国临时申请以及于2013年10月21日提交的第61/893,683号美国临时申请以及于2013年10月24日提交的第61/895,049号美国临时申请的权益。通过引用将以上提及的申请的全部内容并入本文。
本公开内容涉及集成电路，并且更具体地涉及与片上系统相关联的高速缓存。
技术介绍
为了总体呈现本公开内容的背景提供本文提供的
技术介绍
。当前署名的专利技术人的到在该
技术介绍
部分中描述的工作的程度的工作以及可能另外在提交时未评定为现有技术的说明书的各方面既未明确地也未隐含地被认可为针对本公开内容的现有技术。诸如计算机、移动电话、平板电脑等等的设备通常包括片上系统(SoC)。图1示出了包括SoC12和一个或多个动态随机访问存储器(DRAM)14的设备10的示例。DRAM14能够被实现为连接到SoC12但与SoC12分离的一个或多个集成电路。设备10还能够包括连接到SoC12的端口17的一个或多个存储驱动器16。存储驱动器16能够包括闪速存储器、固态驱动器、硬盘驱动器和/或混合驱动器。混合驱动器包括具有固态存储器的固态驱动器和具有旋转存储介质的硬盘驱动器。SoC12能够包括一个或多个图像处理设备20、系统总线22和存储器控制器24。图像处理设备20中的每个能够包括例如：具有中央处理器(或中央处理单元(CPU))28的控制模块26；图形处理器(或图形处理单元(GPU))30；录像机32；相机图像信号处理器(ISP)34；诸如吉比特(Gb)以太网接口36的以太网接口；诸如通用串行总线(USB)接口38和串行高级技术附件(SATA)接口40的串行接口；以及外围组件互连快速(PCIe)接口42。图像处理设备20经由系统总线22和存储器控制器24访问DRAM14。DRAM14被用作主存储器。例如，图像处理设备20中的一个图像处理设备当访问DRAM14中的一个DRAM中的对应物理位置时将物理地址提供给存储器控制器24。图像处理设备20还能够经由系统总线22访问存储驱动器16。SoC12和/或存储器控制器24能够经由SoC12的一个或多个访问端口44连接到DRAM14。DRAM14存储用户数据、系统数据和/或程序。SoC12能够使用第一数据来运行程序以生成第二数据。第一数据能够在运行程序之前被存储在DRAM14中。SoC12能够在运行程序期间和/或之后将第二数据存储在DRAM14中。DRAM14能够具有高带宽接口和每比特低成本存储器存储容量并且能够处置广泛的应用。SoC12包括高速缓存存储器，其能够包括以下各项中的一项或多项：零级(L0)高速缓存、一级(L1)高速缓存、二级(L2)高速缓存或三级(L3)高速缓存。L0-L3高速缓存被布置在SoC12上、紧密靠近图像处理设备20中的对应的图像处理设备。在示出的示例中，控制模块26包括中央处理器28和L1-L3高速缓存50。中央处理器28包括L0高速缓存52。中央处理器28还包括存储器管理单元(MMU)54，其能够控制对高速缓存50、52的访问。随着高速缓存的级增加，高速缓存的访问延时和存储容量增大。例如，L1高速缓存通常具有比L2高速缓存和L3高速缓存少的存储容量。然而，L1高速缓存通常具有比L2高速缓存和L3高速缓存低的延时。SoC12内的高速缓存通常被实现为静态随机访问存储器(SRAM)。由于高速缓存到图像处理设备20的紧密靠近，高速缓存能够以与图像处理设备20相同的时钟频率来操作。因此，高速缓存展示出比DRAM14短的延时时间段。SoC12中的高速缓存的数量和大小取决于应用。例如，电话听筒(或移动电话)可以不包括L3高速缓存并且与个人计算机相比能够具有尺寸更小的L1高速缓存和L2高速缓存。类似地，DRAM14中的每个DRAM的数量和大小取决于应用。例如，移动电话当前具有1-4吉字节(GB)的DRAM，个人计算机当前具有4-16GB的DRAM，并且服务器当前具有32GB-512GB的DRAM。一般地，成本随DRAM的量增大而增大。除了DRAM的成本，针对相同量的存储容量减小DRAM的封装大小变得越来越困难。此外，随着在设备中包含的DRAM的大小和数量增大，DRAM的电容增大，与DRAM相关联的导电元件的数量和/或长度增大，并且与DRAM相关联的缓冲增大。另外，随着DRAM的电容增大，DRAM的操作频率减小并且DRAM的延时时间段增大。在操作期间，根据需要将程序和/或数据从DRAM14传送到SoC12中的高速缓存。这些传送与在(i)各高速缓存，以及(ii)对应的处理器和/或图像处理设备之间的数据交换相比具有更高的延时。出于这个原因，归因于较长的延时时间段通常避免对DRAM14的访问。在启动期间，能够将程序从存储驱动器16传送到DRAM14。例如，中央处理器28能够在启动期间将程序从存储驱动器16传送到DRAM14。在启动期间，中央处理器28能够尝试访问存储在DRAM14中的数据。与该访问尝试相关联的命中率可以最初接近或等于0％。然而，命中率在启动的最后接近100％。
技术实现思路
提供了一种数据访问系统并且其包括处理器和最终级高速缓存模块。处理器被配置为生成用于访问第一物理地址的请求。最终级高速缓存模块包括动态随机访问存储器(DRAM)、最终级高速缓存控制器和DRAM控制器。最终级高速缓存控制器被配置为(i)从处理器接收请求，并且(ii)将第一物理地址转换为第一虚拟地址。DRAM控制器被配置为(i)将第一虚拟地址转换为第二物理地址，并且(ii)基于第二物理地址来访问DRAM存储器。提供了一种用于访问最终级高速缓存模块的动态随机访问存储器的方法。该方法包括：经由处理器生成用于请求访问第一物理地址的请求；在最终级高速缓存控制器处从处理器接收请求；经由最终级高速缓存控制器将第一物理地址转换为第一虚拟地址；经由动态随机访问存储器控制器将第一虚拟地址转换为第二物理地址；以及基于第二物理地址来访问动态随机访问存储器。本公开内容的适用性的另外的领域将从详细描述的说明书、权利要求书和附图变得显而易见。详细描述的说明书和具体示例仅仅旨在为了说明的目的而不旨在限制本公开内容的范围。附图说明图1是根据现有技术的设备的功能框图。图2是根据本公开内容的实施例的数据访问系统的功能框图。图3是图示了图2的数据访问系统的DRAM和存储驱动器的功能框图。图4图示了操作图2的数据访问系统的方法。在附图中，附图标记可以被重复利用以识别相似的和/或相同的元件。具体实施方式下面的示例中的至少一些示例包括最终级高速缓存(finallevelcache“FLC”)模块和存储驱动器。FLC模块被用作虚拟存储，并且存储驱动器被用作物理存储。数据在从物理存储读取或写入物理存储之前首先从虚拟存储读取或被写入虚拟存储。FLC模块和存储驱动器中的存储器在本文中被称为内容可寻址存储器(CAM)。FLC模块的控制模块使用下面描述的CAM技术来控制对FLC模块和存储驱动器中的本文档来自技高网...

【技术保护点】
一种数据访问系统，包括：处理器，其被配置为生成用于访问第一物理地址的请求；以及最终级高速缓存模块，其包括：动态随机访问存储器，最终级高速缓存控制器，其被配置为(i)从所述处理器接收所述请求，并且(ii)将所述第一物理地址转换为第一虚拟地址，以及动态随机访问存储器控制器，其被配置为(i)将所述第一虚拟地址转换为第二物理地址，并且(ii)基于所述第二物理地址来访问所述动态随机访问存储器。

【技术特征摘要】
【国外来华专利技术】2013.10.21 US 61/893,662;2013.10.21 US 61/893,675;1.一种数据访问系统，包括：处理器，其被配置为生成用于访问第一物理地址的请求；以及最终级高速缓存模块，其包括：动态随机访问存储器，最终级高速缓存控制器，其被配置为(i)从所述处理器接收所述请求，并且(ii)将所述第一物理地址转换为第一虚拟地址，以及动态随机访问存储器控制器，其被配置为(i)将所述第一虚拟地址转换为第二物理地址，并且(ii)基于所述第二物理地址来访问所述动态随机访问存储器。2.根据权利要求1所述的数据访问系统，其中所述最终级高速缓存控制器被配置为执行所述第一物理地址到所述第一虚拟地址的全集关联转化。3.根据权利要求1所述的数据访问系统，还包括存储驱动器，其中：所述存储驱动器与所述动态随机访问存储器是分离的；所述第二物理地址是所述动态随机访问存储器或所述存储驱动器中的地址；并且所述最终级高速缓存控制器被配置为基于所述第二物理地址来确定是要访问所述动态随机访问存储器还是所述存储驱动器。4.根据权利要求3所述的数据访问系统，其中所述存储驱动器具有比所述动态随机访问存储器多的存储容量。5.根据权利要求3所述的数据访问系统，其中所述存储驱动器具有比所述动态随机访问存储器多一数量级的存储容量。6.根据权利要求3所述的数据访问系统，其中往来于所述动态随机访问存储器的数据传送速率比往来于所述存储驱动器的数据传送速率快。7.根据权利要求3所述的数据访问系统，其中所述存储驱动器包括固态存储器或旋转存储介质。8.根据权利要求3所述的数据访问系统，其中：所述存储驱动器包括动态随机访问存储器；并且所述存储驱动器的所述动态随机访问存储器具有比所述最终级高速缓存模块的所述动态随机访问存储器慢的数据传送速率。9.根据权利要求1所述的数据访问系统，还包括存储驱动器，其中：所述动态随机访问存储器被实现为高速缓存并且与所述存储驱动器是分离的；并且所述最终级高速缓存控制器被配置为：(i)基于所述第一物理地址来确定是否要访问所述动态随机访问存储器，并且(ii)确定针对所述第一物理地址已经发生高速缓存未命中，并且(iii)基于所述高速缓存未命中，信号通知所述处理器已经发生所述高速缓存未命中，或者访问所述存储驱动器。10.根据权利要求1所述的数据访问系统，还包括存储驱动器，其中：所述动态随机访问存储器被实现为高速缓存并且与所述存储驱动器是分离的；所述动态随机访问存储器控制器被配置为：(i)基于所述第一虚拟地址来确定是否要访问所述动态随机访问存储器，并且(ii)确定针对所述第一虚拟地址已经发生高速缓存未命中，并且(iii)基于所述高速缓存未命中，信号通知所述最终级高速缓存控制器已经发生所述高速缓存未命中；并且所述最终级高速缓存控制器被配置为响应于指示已经发生所述高速缓存未命中的信号来访问所述存储驱动器。11.根据权利要求1所述的数据访问系统，其中：所述动态随机访问存储器被实现为高速缓存；所述动态随机访问存储器控制器被配置为：(i)基于所述第一虚拟地址来确定是否要访问所述动态随机访问存储器，并且(ii)确定针对所述第一虚拟地址已经发生高速缓存未命中，并且(iii)基于所述高速缓存未命中，生成第一信号以向所述最终级高速缓存指示已经发生所述高速缓存未命中；所述最终级高速缓存控制器被配置为响应于所述第一信号来生成第二信号以向所述处理器指示已经发生所述高速缓存未命中；并且所述处理器被配置为响应于所述第二信号来访问所述存储驱动器。12.根据权利要求1所述的数据访问系统，还包括存储驱动器，其中：所述存储驱动器与所述动态随机访问存储器是分离的；所述处理器被配置为生成用于传送数据的请求；所述请求指示所述第一物理地址；并且所述最终级高速缓存控制器被配置为：基于所述请求来将所述第一物理地址转换为所述第一虚拟地址，并且所述最终级高速缓存控制器被配置为基于所述第二物理地址来确定是要(i)在所述处理器与所述动态随机访问存储器之间，还是(ii)在所述处理器与所述存储驱动器之间传送所述数据。13.根据权利要求12所述的数据访问系统，还包括加密设备，所述加密设备被配置为在所述数据在所述处理器与所述存储驱动器之间被传送之前对所述数据加密。14.根据权利要求1所述的数据访问系统，其中所述处理器被配置为：(i)生成第二虚拟地址，并且(ii)将所述第二虚拟地址转换为所述第一物理地址。15.根据权利要求1所述的数据访问系统，其中：所述动态随机访问存储器包括第一部分和第二部分；所述第一部分被实现为最终级高速缓存；并且所述第二部分不被实现为高速缓存并且具有比所述第一部分低的层次级别。16.根据权利要求15所述的数据访问系统，其中所述动态随机访问存储器控制器被配置为基于所述层次级别来访问所述第一部分和所述第二部分。17.根据权利要求1所述的数据访问系统，其中：所述动态随机访问存储器包括第一部分和第二部分；所述第一部分被实现为虚拟存储器；并且所述第二部分不被实现为虚拟存储器并且具有比所述第一部分低的层次级别。18.根据权利要求1所述的数据访问系统，还包括存储驱动器，其中所述存储驱动器与所述动态随机访问存储器是分离的，并且其中所述最终级高速缓存控制器被配置为：从所述处理器接收用于传送第二数据的多个请求，其中所述多个请求指示第一多个物理地址；将所述第一多个物理地址转换为多个虚拟地址；将所述多个虚拟地址转换为第二多个物理地址，其中所述第二多个物理地址中的一些物理地址处于所述动态随机访问存储器中，并且所述第二多个物理地址中的其他物理地址处于所述存储驱动器中；并且基于所述第二多个物理地址来确定是要(i)在所述处理器与所述动态随机访问存储器之间，还是(ii)在所述处理器与所述存储驱动器之间传送所述第二数据。19.根据权利要求1所述的数据访问系统，其中所述最终级高速缓存模块通过仅一个集成电路实现。20.根据权利要求1所述的数据访问系统，还包括存储驱动器，其中：所述存储驱动器与所述动态随机访问存储器是分离的；所述动态随机访问存储器包括第一入口；所述存储驱动器包括第二入口，其中所述第二入口被映射到所述第一入口；所述最终级高速缓存控制器被配置为：基于所述第一入口中的一个第一入口中的剩余存储容量在所述处理器与所述存储驱动器的所述第二入口中的一个第二入口之间传送数据；并且所述第二入口中的所述一个第二入口被映射到所述第一入口中的所述一个第一入口。21.根据权利要求20所述的数据访问系统，其中所述动态随机访问存储器...

【专利技术属性】
技术研发人员：S·苏塔德加，
申请(专利权)人：马维尔国际贸易有限公司，
类型：发明
国别省市：巴巴多斯;BB