【技术实现步骤摘要】
【国外来华专利技术】
本专利技术大体上涉及高速缓存标签存储。更具体地,某些实施例涉及用于高速缓存标签存储的标签集的技术。
技术介绍
所有种类的处理器由于相对于处理器核速度的相对慢存储器速度而变得更加依赖于高速缓存。几十年来已使用许多高速缓存架构。一个常见高速缓存架构是集合关联高速缓存。高速缓存架构具有存储来自系统存储器位置的数据的存储器存储,以及存储标签集的标签存储结构。在标准高速缓存层次结构中,大体上,高速缓存位置越接近处理器核,高速缓存变得越小且越快。最小且最快的高速缓存大体上驻存在处理器核硅晶片(silicon die)上。另一方面,最大的高速缓存(LLC或最后级别的高速缓存)或多个这样的高速缓存有时在存储器核晶片外驻存。因为要花更长时间将数据传送到处理器核,访问(access)驻存在晶片外高速缓存的数据(如与晶片上高速缓存不同)大体上造成额外延迟。每个高速缓存具有标签存储结构。如果处理器需要来自某一存储器位置的数据,它可以通过进行存储器位置地址和指定高速缓存的标签存储结构的比较来确定数据是否存储在该高速缓存中。如果标签存储结构在晶片外,进行标签查找的延迟将比如果标签存储结构在晶片上的要大。从而,尽管晶片上标签存储结构因为它们占据有价值空间而使处理器晶片的成本增加,它们通过使标签查找的延迟相对于晶片外高速缓存减少而有助于加快执行。附图说明本专利技术的各种实施例通过示例而非限制的方式在附图的图中图示,并且其中:图1是图示根据实施例高速缓存标签信息的系统的元件的功能框图。图2图示根据实施例提供对高速缓存数据的访问的高速缓存标签的高速缓存和标签存储的特征。图3A是图示根据实施 ...
【技术保护点】
一种装置,其包括:高速缓存存储器,用于耦合于处理器;标签存储,其耦合于所述高速缓存存储器,用于存储第一集合,其包括第一标签,每个第一标签与所述高速缓存存储器的相应数据位置关联;高速缓存标签的高速缓存,用于存储所述标签存储处所存储的标签的子集,所述高速缓存标签的高速缓存包括第一部分和第二部分;以及控制器,其耦合于所述高速缓存标签的高速缓存,所述控制器用于基于来自所述处理器的存储器访问请求来更新所述标签的子集,其中响应于所述第一集合的标签要存储到所述高速缓存标签的高速缓存的任何确定,所述控制器用于将所述第一集合的所有标签存储到所述第一部分,其中所述第一集合的标签通过所述控制器到所述高速缓存标签的高速缓存的任何存储包括所述第一集合的标签到仅所述第一部分的存储。
【技术特征摘要】
【国外来华专利技术】2014.03.27 US 14/2279401. 一种装置,其包括:高速缓存存储器,用于耦合于处理器;标签存储,其耦合于所述高速缓存存储器,用于存储第一集合,其包括第一标签,每个第一标签与所述高速缓存存储器的相应数据位置关联;高速缓存标签的高速缓存,用于存储所述标签存储处所存储的标签的子集,所述高速缓存标签的高速缓存包括第一部分和第二部分;以及控制器,其耦合于所述高速缓存标签的高速缓存,所述控制器用于基于来自所述处理器的存储器访问请求来更新所述标签的子集,其中响应于所述第一集合的标签要存储到所述高速缓存标签的高速缓存的任何确定,所述控制器用于将所述第一集合的所有标签存储到所述第一部分,其中所述第一集合的标签通过所述控制器到所述高速缓存标签的高速缓存的任何存储包括所述第一集合的标签到仅所述第一部分的存储。2. 如权利要求1所述的装置,所述标签存储进一步用于存储第二集合,其包括第二标签,每个第二标签与所述高速缓存存储器内存储的相应数据位置关联。3. 如权利要求2所述的装置,其中响应于所述第二集合的标签要存储到所述高速缓存标签的高速缓存的任何确定,所述控制器用于将所述第二集合的所有标签存储到所述第二部分,其中所述第二集合的标签通过所述控制器到所述高速缓存标签的高速缓存的任何存储包括所述第二集合的标签到仅所述第二部分的存储。4. 如权利要求1和2中任一项所述的装置,其中在所述标签存储的标签的所有集合中,所述第一部分仅存储所述第一集合的标签。5. 如权利要求1、2和4中任一项所述的装置,其中所述标签存储包括:第一多个集合,其包括所述第一集合;以及第二多个集合,其包括所述第二集合;其中在所述第一多个集合和所述第二多个集合中,所述第一部分仅专用于所述第一多个集合并且所述第二部分仅专用于所述第二多个集合。6. 如权利要求5所述的装置,其中所述第一多个集合对应于所述高速缓存存储器的奇数集合并且其中所述第二多个集合对应于所述高速缓存存储器的偶数集合。7. 如权利要求1、2和4中任一项所述的装置,其中所述高速缓存标签的高速缓存和所述处理器位于第一晶片上。8. 如权利要求7所述的装置,其中所述标签存储结构位于耦合于所述第一晶片的第二晶片上。9. 一种方法,其包括:在标签存储处存储第一集合,其包括第一标签,每个第一标签与耦合于处理器的高速缓存存储器的相应数据位置关联;在高速缓存标签的高速缓存处存储所述标签存储处所存储的标签的子集,所述高速缓存标签的高速缓存包括第一部分和第二部分;以及基于来自所述处理器的存储器访问请求来更新所述标签的子集,其中响应于所述第一集合的标签要存储到所述高速缓存标签的高速缓存的任何确定,所述第一集合的所有标签被存储到所述第一部分,其中所述第一集合的标签到所述高速缓存标签的高速缓存的任何存储包括所述第一集合的标签到仅所述第一部分的存储。10. 如权利要求9所述的方法,其进一步包括:在所述标签存储处存储第二集合,其包括第二标签,每个第二标签与所述高速缓存存储器内存储的相应数据位置关联;以及响应于所述第二集合的标签要存储到所述高速缓存标签的高速缓存的任何确定,将所述第二集合的所有标签存储到所述第二部分。11. 如权利要求10所述的方法,其中所述第二集合的标签通过所述控制器到所述高速缓存标签的高速缓存的任何存储包括所述第二集合的标签到仅所述第二部分的存储。12. 如权利要求9和10中任一项所述的方法,其中在所述标签存储的标签的所有集合中,所述第一部分仅存储所述第一集合的标签。13. 如权利要求9、10...
【专利技术属性】
技术研发人员:D罗兰,N休塞诺瓦,BA奎斯塔,Q蔡,
申请(专利权)人:英特尔公司,
类型:发明
国别省市:美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。