驱动器阵列中的分布式缓存系统技术方案

一种设备，包括：驱动器阵列、第一缓存电路、多个第二缓存电路以及控制器。该驱动器阵列可包括多个磁盘驱动器。多个第二缓存电路中的每一个均可连接至磁盘驱动器中相应的一个。控制器可被配置为（ｉ）控制磁盘驱动器的读写操作，（ｉｉ）从磁盘驱动器读写信息至第一缓存，（ｉｉｉ）读写信息至第二缓存电路，以及（ｉｖ）控制直接从一个磁盘驱动器到一个第二缓存电路的信息的读写。

【技术实现步骤摘要】
【国外来华专利技术】
大体上，本专利技术涉及驱动器阵列，更具体地，涉及一种用于在驱动器阵列中实 现分布式缓存系统的方法和/或设备。
技术介绍
传统的外置独立磁盘冗余阵列(RAID)控制器具有由所有卷使用的固定本地缓 存(RAM)。基于观测到的常用块地址形式，RAID控制器预先从相应块地址预取相关数 据。块缓存的方法可能无法满足应用(诸如消息传送、网络服务器以及数据库应用)中 日益增长的访问密度需求，在这些应用中，小部分文件贡献了大部分I/O请求。这导致 等待和访问时间延迟。传统RAID控制器中的缓存具有有限容量。传统缓存可能不能满足新式阵列的 日益增长的访问密度需求。传统RAID控制器中的缓存使用块缓存，该块缓存可能不能 满足需要文件缓存的高I/O密集型应用的需求。当有限的RAID缓存容量不能满足缓存 需求时，随着存储区域网络(SAN)环境中的数据卷的增加而出现其他问题。所有的逻辑 单元号(LUN)设备使用通用的RAID级块缓存。当试图用于不同的操作系统以及驻留来 自不同的LUN的数据的应用时，这样的构造常常导致出现瓶颈。
技术实现思路
本专利技术涉及一种设备，其包括驱动器阵列、第一缓存电路、多个第二缓存电路 以及控制器。该驱动器阵列可包括多个磁盘驱动器。多个第二缓存电路中的每一个均可 连接至相应的一个磁盘驱动器。控制器可被配置为ω控制磁盘驱动器的读写操作，( ) 从磁盘驱动器读写信息至第一缓存，(iii)读写信息至第二缓存电路，以及Gv)控制直接 从一个磁盘驱动器到一个第二缓存电路的信息的读写。本专利技术的目的、特征以及优点包括实现了一种分布式缓存，其可ω允许在与存 储器阵列相同的子系统中进行文件缓存，Gi)向卷或LUN提供要专用的文件缓存，(iii) 提供分布于可被调节的SSD组的文件缓存，(iv)为RAID缓存提供不受限的缓存容量， (ν)缩短访问时间，(vi)增加访问密度，和/或(vii)增强整个阵列的性能。附图说明本专利技术的这些以及其他目的、特征和优点可从以下的详细描述以及所附权利要 求和附图变得显而易见，附图中图1是本专利技术的系统的结构图；图2是说明本专利技术的操作的流程图；图3是示出的组的可替换的实现方式的结构图；以及图4是示出的缓存组的另一可替换的实现方式的结构图。具体实施例方式本专利技术可实现一种独立磁盘冗余阵列(RAID)控制器。该控制器可在驱动器外部实现。该控制器可被设计为可访问缓存联合(或缓存部的组)。缓存联合可被认为是 可驻留于固态器件(SSD)上的缓存存储器的逻辑组。RAID控制器拥有(或控制)的卷 可被分配来自缓存联合的专用缓存库。特定分配的缓存库可被映射至操作系统/应用层 以进行文件缓存。参照图1，示出了系统100的结构图。系统100可在RAID环境中实施。系 统100主要包括块(或电路)102、块(或电路)104、块(或电路)106以及块(或电 路)108。电路102可被实施为微处理器(或微控制器的一部分)。电路104可被实施为 本地缓存。电路106可被实施为存储电路。电路108可被实施为缓存组(或缓存联合)。 电路106主要包括多个卷LUNO-LUNn。可改变多个卷LUNO-LUNn的数量，以满足具 体实现方式的设计标准。缓存组108主要包括多个缓存区Cl-Cn。缓存组108可被认为是缓存库。缓存 区Cl-Cn可在固态器件(SSD)组上实施。例如，缓存区Cl-Cn可在固态存储器件上实 施。可用来实施的固态存储器件的实施例包括双列直插内存模块(DIMM)、纳米闪存或 其他易失性或非易失性存储器。可改变缓存区Cl-Cn的数量，以满足具体实现方式的设 计标准。在一实施例中，卷LUNO-LUNn的数量可以被配置为与缓存区Cl-Cn的数量相 匹配。然而，也可实施为其他比率(例如，对于卷LUNO-LUNn中的每一个，有两个以 上的缓存区Cl-Cn)。在一实施例中，缓存组108可被实施和/或制造为电路102的外部 芯片。在另一实施例中，缓存组108可被实施和/或制造为电路102的一部分。如果电 路108被实施为电路102的一部分，则可实施独立的存储器端口以允许对缓存区Cl-Cn中 的每一个进行同时访问。控制器电路102可通过总线120连接至电路106。总线120可被用于控制卷 LUNO-LUNn的读写操作。在一实施例中，总线120可被实施为双向总线。在另一实施 例中，总线120可被实施为一条或多条单向总线。总线120的位宽可改变，以满足具体 实现方式的设计标准。控制器电路102可通过总线122连接至电路104。总线122可被用于控制从卷 LUNO-LUNn至电路104的读写信息的发送。在一实施例中，总线122可被实施为双向 总线。在另一实施例中，总线122可被实施为一条或多条单向总线。总线122的位宽可 改变，以满足具体实现方式的设计标准。控制器电路102可通过总线124连接至电路108。总线124可被用于控制从卷 LUNO-LUNn至电路108的信息的读写。在一实施例中，总线124可被实施为双向总线。 在另一实施例中，总线124可被实施为一条或多条单向总线。总线124的位宽可改变， 以满足具体实现方式的设计标准。电路106可通过多条连接总线130a_130n连接至电路108。控制器电路102可 控制直接从卷LUNO-LUNn至缓存组108的信息的发送(例如，LUNO至Cl、LUNl至 C2、LUNn至Cn等)。在一实施例中，连接总线130a_130n可被实施为多条双向总线。 在另一实施例中，连接总线130a-130n可被实施为多条单向总线。连接总线130a_130n的 位宽可改变，以满足具体实现方式的设计标准。系统100可将缓存部Cl-Cn实施为用于缓存联合的固态器件组。当系统100创 建卷LUNO-LUNn中的一个新卷时，通常在电路108中创建相应的缓存部Cl_Cn。电路 108的容量通常被作为预定的控制器规格的一部分来确定。例如，在一实施例中，电路 108的容量可被限定为在卷LUNO-LUNn的容量的和10%之间。然而，可实施其他 百分比例，以满足具体实现方式的设计标准。特定的缓存部Cl-Cn可成为用于特定的卷 LUNO-LUNn的专用缓存资源。系统100可以按照操作系统和/或应用程序可使用缓存 部Cl-Cn进行文件缓存和/或使用另外的卷容量进行存储实际数据的方式来初始化特定 的卷LUNO-LUNn和特定的缓存部Cl_Cn。系统100可被实施为具有η个卷，其中η为整数。通过将卷LUNO-LUNn实施 为每个均具有创建的一个或多个缓存部Cl-Cn，系统100可提供性能上的提升。操作系 统和/或应用程序可访问卷LUNO-LUNn缓存库区Cl-Cn的组合空间。在一实施例中， 除了本地缓存电路104之外，可以实施缓存区Cl-Cn。然而，在一些设计实现方式中， 缓存区Cl-Cn可被实施为替代本地缓存电路104。参照图2，示出了方法(或处理)200的流程图。处理200可包括状态(或步 骤)202、判定状态(或步骤)204、判定状态(或步骤)206、状态(或步骤)208、状态 (或步骤)210、状态(或步骤)212、状态(或步骤)214以及状态(或步骤)216。状态202可创建一个卷LUNO-LUNn。例如，状态202可本文档来自技高网...

【技术保护点】
一种设备，包括：　　驱动器阵列，所述驱动器阵列包括多个磁盘驱动器；　　第一缓存电路；　　多个第二缓存电路，所述多个第二缓存电路中的每一个均连接至所述磁盘驱动器中相应的一个；以及　　控制器，被配置为（ｉ）控制所述磁盘驱动器的读写操作，（ｉｉ）从所述磁盘驱动器读写信息至所述第一缓存，（ｉｉｉ）读写信息至所述第二缓存电路，以及（ｉｖ）控制直接从一个所述磁盘驱动器至一个所述第二缓存电路的信息的读写。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：马哈茂德杰贝，森蒂尔卡纳安，
申请(专利权)人：LSI公司，
类型：发明
国别省市：US