纳米结构制造过程中的导电助层的沉积和选择性移除制造技术

本发明专利技术公开了一种制造一个或多个纳米结构的方法，所述方法包括：在基底的上表面沉积导电层；在所述导电层上沉积带图案的催化剂层；在所述催化剂层上生长一个或多个纳米结构；以及选择性地移除位于一个或多个纳米结构之间和周围的导电助层。本发明专利技术还公开了一种器件，包括基底，其中所述基底包括被一个或多个绝缘区域分开的一个或多个裸露金属岛；沉积在所述基底上的导电助层，所述导电助层至少覆盖一个或多个裸露金属岛或绝缘区域中的一部分；沉积在所述导电助层上的催化剂层；以及沉积在所述催化剂层上的一个或多个纳米结构。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及纳米结构的化学气相沉积(CVD)，更具体地说，涉及减少或消除纳 米结构生长过程中等离子体导致的破坏，使得纳米结构能够在导电和绝缘表面上自对准 (self-aligned)生长。
技术介绍
本专利技术涉及但不限于纳米结构，例如碳纳米结构(如碳纳米管、碳纳米纤维、碳纳 米线)。由于具有高的热传导性和电传导性，这些纳米结构在近几年来引起了人们的兴趣。碳纳米结构可以利用电弧放电法、激光剥蚀法或化学气相沉积(CVD)来制造。催 化剂用于CVD工艺中以获得纳米结构的生长。两种最常用的CVD法是热CVD和等离子体增 强CVD(即等离子体CVD)。在热CVD中，纳米结构形成需要的能量是热能。在等离子体CVD 中，纳米结构形成需要的能量来自等离子体。相比热CVD而言，等离子体CVD可以在更低的 温度下生长纳米结构。等离子体CVD中较低的生长温度是显著的优势，因为基底常常在过 高的温度下被破坏，而纳米结构是在基底上生长。已有多种等离子体CVD，包括射频等离子体CVD、电感耦合等离子体CVD和直流等 离子体CVD。直流等离子体CVD (DC-CVD)通常是首选，因为接近基底表面的电场能够控制所 生长的纳米结构的排列。某些情况下，电场产生基本垂直于基底的纳米结构排列。某些情 况下，根据需要也可以实现与垂直方向具有一定角度偏差的排列。图1A-1E示出了可在基底上生长的纳米结构的几种排列形式。图IA示出了一种 从位于导电基底100之上的带图案的催化剂层102和/或104生长的纳米结构106和/或 108的排列形式。纳米结构106是在小催化剂点102上生长的单个纳米结构，而纳米结构 108是在大片催化剂区域104上生长的纳米结构“从林”(多个紧密相间的纳米结构)。图 IB示出一种在带图案的催化剂层102和/或104上生长的纳米结构106和/或108的排 列形式，该催化剂点102和/或104位于沉积在绝缘基底110之上的连续的金属底层112 上。小催化剂点102上生长单个纳米结构106，而大片催化剂区域104上生长纳米结构“从 林”(多个紧密相间的纳米结构)。这两种利用DC-CVD生长的纳米结构的排列形式相对来 说为直立取向。然而，若带图案的催化剂层102和/或104直接沉积在绝缘体110 (如图IC所示) 或沉积在位于绝缘体110上的分离的金属岛(metal islands)114上(如图ID所示)，就产 生了问题。若在金属岛周围有绝缘区域，即使金属岛与基底的其它部分电连接，通常来说也 会产生该问题。电弧会在生长过程中产生，并由于溅射引起生长结构的破坏。电弧也可能 通过电弧产生的过电压破坏与生长结构连接的电子器件。图2示出了由于电弧放电在基底上引起的破坏的例子。即使这些器件埋于数个材料层之下，由于这些器件电连接到最顶层 的金属层，这些过电压可以破坏这些器件。美国专利5，651，865提供了有关在DC等离子体 中因导电表面上具有绝缘区域所带来的问题的详细说明。已提出一些改进DC电源以减少电弧相关问题的解决方法。例如，美国专利 5，576，939和6，943，317公开了在电弧开始时关闭电源或调换电源极性的方法。美国专利 5，584，972描述了在电源与电极之间连接电感线圈和二极管的方法。美国专利7，026，174 公开了将晶片置于偏压以减少电弧放电的方法。美国专利5，651，865公开了利用等离子体 电压的周期性极性变化以选择性地从导电表面上溅射除去任何绝缘体，其不能够实现在带 绝缘区域样品上的纳米结构生长。在带图案的金属底层上制造纳米纤维的方法已显示用于某些应用，例如在美国专 利6，982，519中。其中公开的方法包括利用带图案的催化剂层在连续的金属底层上生长纳 米纤维，随后利用光学光刻法(optical lithography)在金属底层上形成图案。这种方法 需要连续的金属底层以用于生长纳米纤维，且随后还要在金属底层上形成图案。在美国专利6，982，519中公开的这种技术与集成电路中互连层的标准(CMOS)工 艺不兼容，其中水平的金属导体116 (例如图1E)通过化学机械抛光(chemical mechanical polishing)形成于中间层电介质的凹陷处。经抛光后，带导通孔(vias)的下一层(垂直 互连)形成在上面，并邻近互连层。因此，任何互连层的图案形成(以获得带图案的金属底 层)均应在制造带导通孔的下一层之前完成。利用在美国专利6，982，519中公开的方法，不能够直接在绝缘基底上生长纳米结 构，这样，基底仍然是绝缘的，经光刻(lithography)后在纳米结构之间会有金属残留。某 些应用中，期望有纳米结构覆盖的绝缘表面(如图IC的在绝缘表面110上生长纳米结构)， 例如从绝缘体传输热(其中连续的金属层是不希望的)。另外，它不利于在已有金属岛(如图ID所示)上生长纳米结构，如图2中SEM照 片所示的等离子体所致芯片破坏可作为问题的例证。图IE所示的结构包括导通孔(vias) 118(垂直互连)，其连到某些位于下面(或根 据器件的朝向位于上面)的带图案的金属底层116。优选的是，直接在带图案的金属底层 116 (水平互连)或任何已有传统型导通孔118 (垂直互连)上生长纳米结构。美国专利6，982，519中另一个没有提到的问题是，并非所有在集成电路的制造中 使用的金属与用于纳米结构生长的等离子气体兼容。例如，美国申请公开2008/00014443 阐明不能在含乙炔等离子体中使用铜，因为将产生有害的化学反应。美国申请公开2007/0154623公开了利用位于玻璃基底和催化剂之间的缓冲层防 止相互作用的方法。美国申请公开2007/0259128公开了利用中间层控制碳纳米管的位点 密度的方法。这些申请中没有一个可以满足在已带图案的金属底层上生长纳米结构的要 求，或消除电弧的要求。当在仅部分被金属底层覆盖的芯片上生长纳米结构时，有时会在催化剂颗粒外围 有寄生生长(parasitic growth) 0这会引起有害的沿芯片表面的漏电流。因此，需要一种在事前形成图案的金属底层上生长纳米结构的方法，而不会带来 因电弧所致芯片破坏和敏感电子器件遭受过电压破坏的问题，或因使用材料的不兼容性所 致的等离子体生长工艺中的寄生生长的问题。在不同的实施方式中，在此描述的技术可以解决部分或全部这些工艺相关问题。在此包含有本专利技术的
技术介绍
的讨论，是为了解释本专利技术的内容，而非承认提及 的所有材料在全部权利要求的优先权日时已公开、公知或是常识的一部分。
技术实现思路
本专利技术涉及纳米结构的化学气相沉积(CVD)，更具体地说，涉及减少和消除纳 米结构生长过程中等离子体导致的破坏，使得纳米结构能够在导电和绝缘表面上自对准 (self-aligned)生长。根据本专利技术的一方面，提供制造一个或多个纳米结构的方法，包括在基底上表面 沉积导电助层；在所述导电助层上沉积带图案的催化剂层；在所述催化剂层上生长一个或 多个纳米结构；以及选择性地移除位于一个或多个纳米结构之间和周围的所述导电助层。在某些实施方式中，所述催化剂层在沉积之后形成图案。在某些实施方式中，所述 基底还包括与其上表面同延的(co-extensive)金属底层，金属底层被所述导电助本文档来自技高网...

【技术保护点】
一种制造一个或多个纳米结构的方法，其特征在于，所述方法包括：　　在基底的上表面沉积导电助层；在所述导电助层上沉积带图案的催化剂层；　　在所述催化剂层上生长一个或多个纳米结构；以及　　选择性地移除位于一个或多个纳米结构之间和周围的所述导电助层。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：乔纳斯贝尔格，文森特代马雷，默罕默德沙菲奎尔卡比尔，艾米默罕默德，大卫布鲁德，
申请(专利权)人：斯莫特克有限公司，
类型：发明
国别省市：SE[瑞典]