本发明专利技术公开了一种基准电流产生电路。通过在该电路的Ｃ、Ｄ两点增加一个单位增益放大器，使得电流Ｉ４不随温度变化；通过调整ＰＭＯＳ管第三ＰＭＯＳ管（４０７）与第一ＰＭＯＳ管（４０８）的比例关系，使得第一ＰＮＰ晶体管（４０３）与第三ＰＮＰ晶体管（４０９）的集电极电流相等。通过这两处的改进，使得电流Ｉ３可以完全抵消基准电流中的高阶项。通过仿真验证，改进后的电路可以得到温度特性达到０．５ｐｐｍ／℃的基准电流。
【技术实现步骤摘要】
本专利技术涉及电路
，应用于对基准源有较高精度要求的场合，尤其涉及 一种可以提供较低温度系数基准电流的高精度低压基准电流产生电路。
技术介绍
基准源通常是指在电路中做电压基准和电流基准的精准、稳定的信号源。随着 集成电路规模的不断增加，尤其是系统集成技术60C)的不断发展，基准源成为大规模 集成电路和几乎所有数字模拟系统中不可缺少的基本电路模块。衡量基准源的一个重要指标是温度系数TC (Temperature Coefficient)，它反映了基准电压源在整个工作温度范围内输出基准电压的最大值Vmax与最小值 Vmin相对于常温下输出基准电压Vnranmal的变化程度，其单位一般为ppm/°C，表示式为TC=——v^AX ——XiO6(1)_ ^nommal X (^MAX - ^MIN ) _同理，基准电流的温度系数表达式为TC=——lMAX-lMm- xl06(2)_ ^nomm al X (^MAX _ ^MIN ) J带隙基准源的基本设计思路如附图说明图1所示。利用晶体管发射结电压Veb具有的负 温度系数和不同电流密度下两个晶体管发射结电压之差△ Veb具有的正温度系数进行线性 叠加，从而得到近似零温度系数的基准电压。Vref = VEB+KVT(3)在室温下，"^ -2^Γ/°(:，| +0.087/ Γ/°0，因此实现零温度系数的基准dTdT电压，需要K = 23，如果Veb = 700mV,那么输出的基准电压为1.3V。随着工艺水平的提高，器件的最小尺寸在不断减小，电源电压也随之不断减 小，当电源电压接近IV时，这种产生带隙基准电压的方法已经无法实现。Hironori等人在1999年提出了一种可以工作在IV电源电压下的带隙基准电路， 其基本思路将具有温度特性的电压通过电阻转换为具有温度特性的电流，通过将具有 相反温度特性的电流进行叠加，得到不随温度变化的基准电流，最后再通过电阻将基准 电流转化为基准电压。如图2所示运算放大器201与PMOS管207组成反馈回路使A，B两点电压相 同，电阻202将PNP晶体管203，204的Veb之差Δ Veb转化为与绝对温度成正比(ΡΤΑΤ proportional to absolute temperature)的电流Il ；电阻205将具有负温度系数的Veb转化为 具有负温度系数的电流12。通过调整电阻202和205的比例关系，可以得到近似不随温 度变化的电流13。由于PMOS管207，208具有相同的尺寸和偏置条件，因此13 = 14， 这种结构的输出参考电压为权利要求1.一种基准电流产生电路，其特征在于，包括第一 PNP晶体管(403)、第二 PNP晶体管(404)和第三PNP晶体管(409)，其中， 该三个晶体管的基极和集电极均分别相连接后再接地，第一 PNP晶体管(403)的发射极 接A点，第二 PNP晶体管(404)的发射极接第一电阻(405)，第三PNP晶体管(409)的 发射极接C点；第一电阻(405)、第二电阻(406)、第三电阻(411)、第四电阻(412)和第五电阻(413)，其中，第一电阻(405)—端接第二 PNP晶体管(404)的发射极，另一端接B点； 第二电阻(406) —端接地，另一端接B点；第三电阻(411) 一端接地，另一端接A点； 第四电阻(412) —端接B点，另一端接D点；第五电阻(413) —端接A点，另一端接D占.第一 PMOS 管(408)、第二 PMOS 管(402)、第三 PMOS 管(407)和第四 PMOS 管(414)，其中，该四个晶体管的源极和衬底均分别相连接后再接电源，栅极接第一运算放 大器(401)的输出端；第一 PMOS管(408)的漏极接A点，第二 PMOS管(402)的漏极 接B点，第三PMOS管(407)的漏极接C点，第四PMOS管(414)的漏极接输出电阻；第一运算放大器(401)和第二运算放大器(410)，其中，第一运算放大器(401)的同 相输入端接B点，反相输入端接A点，输出端接第一 PMOS管(408)的栅极；第二运算 放大器(410)的同相输入端接C点，反相输入端和输出端接D点。2.根据权利要求1所述的基准电流产生电路，其特征在于，所述第二运算放大器 (410)通过反馈机制，令D点的电压等于C点的电压，使第三PNP晶体管(409)中的电 流不随温度变化。3.根据权利要求1所述的基准电流产生电路，其特征在于，所述第一运算放大器 (401)通过反馈机制，令B点的电压等于A点的电压，使第一电阻(405)上的电压降为第 一 PNP晶体管(403)的Veb与第二 PNP晶体管(404)的Veb之差Δ VEB。4.根据权利要求1所述的基准电流产生电路，其特征在于，所述第三PMOS管(407) 与第一PMOS管(408)的W/L之比，使得第一PNP晶体管(403)与第三PNP晶体管(409) 的发射极电流相等。全文摘要本专利技术公开了一种基准电流产生电路。通过在该电路的C、D两点增加一个单位增益放大器，使得电流I4不随温度变化；通过调整PMOS管第三PMOS管(407)与第一PMOS管(408)的比例关系，使得第一PNP晶体管(403)与第三PNP晶体管(409)的集电极电流相等。通过这两处的改进，使得电流I3可以完全抵消基准电流中的高阶项。通过仿真验证，改进后的电路可以得到温度特性达到0.5ppm/℃的基准电流。文档编号G05F3/30GK102023670SQ200910092880公开日2011年4月20日 申请日期2009年9月9日 优先权日2009年9月9日专利技术者张欣旺, 杜占坤, 阎跃鹏 申请人:中国科学院微电子研究所 本文档来自技高网...
【技术保护点】
一种基准电流产生电路，其特征在于，包括：第一ＰＮＰ晶体管（４０３）、第二ＰＮＰ晶体管（４０４）和第三ＰＮＰ晶体管（４０９），其中，该三个晶体管的基极和集电极均分别相连接后再接地，第一ＰＮＰ晶体管（４０３）的发射极接Ａ点，第二ＰＮＰ晶体管（４０４）的发射极接第一电阻（４０５），第三ＰＮＰ晶体管（４０９）的发射极接Ｃ点；第一电阻（４０５）、第二电阻（４０６）、第三电阻（４１１）、第四电阻（４１２）和第五电阻（４１３），其中，第一电阻（４０５）一端接第二ＰＮＰ晶体管（４０４）的发射极，另一端接Ｂ点；第二电阻（４０６）一端接地，另一端接Ｂ点；第三电阻（４１１）一端接地，另一端接Ａ点；第四电阻（４１２）一端接Ｂ点，另一端接Ｄ点；第五电阻（４１３）一端接Ａ点，另一端接Ｄ点；第一ＰＭＯＳ管（４０８）、第二ＰＭＯＳ管（４０２）、第三ＰＭＯＳ管（４０７）和第四ＰＭＯＳ管（４１４），其中，该四个晶体管的源极和衬底均分别相连接后再接电源，栅极接第一运算放大器（４０１）的输出端；第一ＰＭＯＳ管（４０８）的漏极接Ａ点，第二ＰＭＯＳ管（４０２）的漏极接Ｂ点，第三ＰＭＯＳ管（４０７）的漏极接Ｃ点，第四ＰＭＯＳ管（４１４）的漏极接输出电阻；第一运算放大器（４０１）和第二运算放大器（４１０），其中，第一运算放大器（４０１）的同相输入端接Ｂ点，反相输入端接Ａ点，输出端接第一ＰＭＯＳ管（４０８）的栅极；第二运算放大器（４１０）的同相输入端接Ｃ点，反相输入端和输出端接Ｄ点。...
【技术特征摘要】
【专利技术属性】
技术研发人员：张欣旺，阎跃鹏，杜占坤，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：11[中国|北京]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。