电流生成电路制造技术

一种电流生成电路，包括：第一电流生成单元，包括工作在亚阈值区的ＭＯＳ晶体管，生成与温度成正比的电流；第二电流生成单元，包括工作在饱和区的ＭＯＳ晶体管，生成与温度无关的电流；所述第二电流生成单元生成的电流和第一电流生成单元生成的电流之差为所述电流生成电路生成的第三电流。所述电流生成电路可以满足半导体工艺小型化和系统简单化的要求。

【技术实现步骤摘要】

本专利技术涉及半导体集成电路，特别是涉及电流生成电路。
技术介绍
随着半导体技术从微米(μm)发展至纳米(nm)工艺，工艺条件的变化对器件的影响越来越大。例如，在90nm工艺中，在一定的偏置条件下，金属氧化物半导体(MOS)晶体管的阈值电压(threshold voltage)在从-40℃低温到125℃高温会锐减约70％，在这种情况下，随着阈值电压的显著减小，在高温下的电流会显著增加。因此，需要提供一种负温度系数或者说是与温度成反比的电流偏置来减小或消除高温下产生的大电流。 根据图1所示的克西荷夫电流定律(Kirchoff’s current law)，流进任何一个节点的电流总和等于流出该节点的电流总和，即I3＝I1+I2，因此可以用下述方法得到负温度系数的电流请参考图2，一种如左图所示，电流I2是正温度系数或者说是与温度成正比的(PTAT，proportional to absolutetemperature)电流，电流I3是与温度无关或者是负温度系数的电流，电流I3大于电流I2，因此，可以得到电流I1＝I3-I2是负温度系数的电流。另一种如右图所示，电流I2、I3都是正温度系数的电流，电流I3大于电流I2，电流I2随温度的变化大于电流I3随温度的变化，因此，可以得到电流I1＝I3-I2是负温度系数的电流。 在传统的模拟电路中，PTAT电路被设计用于产生正温度系数的电流，其可以结合产生与温度无关的电流的电路，获得产生负温度系数的电流的电路，以补偿因高温引起的电路运行速度减慢。图3是现有的一种PTAT电路，包括2个双极型晶体管(bipolar transistor)Q1、Q2，晶体管Q1、Q2的基极连接在一起，因此它们的基极具有相同的电位。晶体管Q1的发射极通过电阻R连接至地；晶体管Q2的基极和集电极连接，发射极连接至地；晶体管Q1、Q2的集电极连接电压源。 晶体管Q1的基极发射极电压其中，k为波尔兹曼常数，T为绝对温度，q为电荷量，Iq1为Q1的集电极电流，Is1为Q1的反相饱和电流。 晶体管Q2的基极发射极电压其中，k为波尔兹曼常数，T为绝对温度，q为电荷量，Iq2为Q2的集电极电流，Is2为Q2的反相饱和电流。 因此，流过电阻R的电流为 即，电流IR与绝对温度T成如图4所示的线性关系，电流IR随着温度T的升高而增加。 在互补金属氧化物半导体(CMOS)工艺中，双极型晶体管会占用较大的面积，因而难以满足工艺微型化的要求。另外，半导体工艺的微型化不仅要求减小尺寸，还要采用低电压，以降低功耗，如在小于0.13μm工艺中，电压源通常为1或1.2V，而双极型晶体管的基极发射极电压一般在0.7V，因此低电压源会限制采用双极型晶体管的PTAT电路的设计。
技术实现思路
本专利技术解决的是现有技术的电流生成电路采用双极型晶体管会占用较大布局面积的问题。 为解决上述问题，本专利技术实施方式提供一种电流生成电路，包括 第一电流生成单元，包括工作在亚阈值区的MOS晶体管，生成与温度成正比的电流； 第二电流生成单元，包括工作在饱和区的MOS晶体管，生成与温度无关的电流； 所述第二电流生成单元生成的电流和第一电流生成单元生成的电流之差为所述电流生成电路生成的第三电流。 可选的，所述第一电流生成单元和第二电流生成单元由第一电压源提供电压。 可选的，所述第一电流生成单元的MOS晶体管为高阈值电压器件，所述第二电流生成单元的MOS晶体管为低阈值电压器件。 与现有技术相比，上述电流生成电路采用的都是MOS晶体管，其面积小于双极型晶体管，因而在布局时节省了面积；并且，由于MOS晶体管的阈值电压低于双极型晶体管，因而更适用于低电压电路的设计；进一步，将同一电压源设计同时用于高阈值电压MOS管构成的电路和低阈值电压MOS管构成的电路可以简化电源管理。因此，上述电流生成电路可以满足半导体工艺小型化和电路系统简单化的要求。 附图说明 图1是克西荷夫电流定律的示意图； 图2是电流与温度的关系图； 图3是现有技术中与温度成正比的电流生成电路的一个实例电路图； 图4是图3所示的电流生成电路的输出电流与温度的关系图； 图5是本专利技术正温度系数的电流生成电路的一个实施例电路图； 图6是与温度无关的电流生成电路的一个实施例电路图； 图7是本专利技术负温度系数的电流生成电路的一个实施例电路图。 具体实施例方式 本专利技术实施方式采用金属氧化物半导体(MOS)晶体管实现电流生成电路。下面结合附图和实施例对本专利技术实施方式进行详细说明。 图5是本专利技术生成正温度系数电流的电流生成电路的一个实施例电路图，如图5所示，所示电流生成电路又可以称为PTAT电路，生成正温度系数的电流，所示电路包括MOS晶体管。通常，提供给半导体电路的电压源包括高电压源和低电压源，高电压源一般例如为1.8V、2.5V或3.3V，低电压源一般例如为1V或1.2V。在本实施例中，提供给图5所示电路的第一电压源VDD_low可以为低电压源，通常为1V或1.2V；并且，MOS晶体管为高阈值电压(HighVth)器件，如MOS晶体管的阈值电压通常为大于0.5V。将高阈值电压的MOS晶体管设计在低电压源电路中，使得所述MOS晶体管都是工作在亚阈值区(sub-threshold region)或者说截止区。另外，也可以将低阈值电压(LowVth，如MOS晶体管的阈值电压通常为小于0.4V)的MOS晶体管设计在低电压源电路中，使得所述MOS晶体管都是工作在亚阈值区，但电路结构相对于图5会较复杂。 图5所示的电流生成电路包括第一输入电流生成单元51，生成与温度成正比的第一输入电流I1in。 本实施例中，第一输入电流生成单元51包括栅极连接在一起的第一NMOS晶体管NH1和第二NMOS晶体管NH2，以及第一电阻R1。第一NMOS晶体管NH1的源极通过第一电阻R1接地(第二电压源)，第二NMOS晶体管NH2的源极接地。第二NMOS晶体管NH2的漏极与栅极连接。工作在亚阈值区的MOS晶体管的漏源极电流与温度有关。 第一NMOS晶体管NH1的漏源极电流Ids1可以用公式(1)表示 其中，K1(W/L)n为第一NMOS晶体管NH1的沟道宽长比，Ido为NMOS晶体管在亚阈值区的饱和电流，Vgs1为第一NMOS晶体管NH1的栅源极电压，q为电荷量，n是与工艺有关的参数，k为波尔兹曼常数，T为绝对温度。第一NMOS晶体管NH1的栅源极电压Vgs1可以用公式(2)表示 同样地，第二NMOS晶体管NH2的栅源极电压Vgs2可以用公式(3)表示 其中，(W/L)n为第二NMOS晶体管NH2的沟道宽长比，Ido为NMOS晶体管在亚阈值区的饱和电流，Ids2为第二NMOS晶体管NH2的漏源极电流，q为电荷量，n是与工艺有关的参数，k为波尔兹曼常数，T为绝对温度。 第一输入电流I1in等于流过第一电阻R1的电流IR1，可以用公式(4)表示 因此，第一输入电流I1in与绝对温度T成正比。 图5所示的电流生成电路还包括第一电流镜单元52，输出与所述第一输入电流I1in成正比的第一输出电流I1。 本实施例中，第一电流镜单元52包括栅极连接在本文档来自技高网...

【技术保护点】
一种电流生成电路，其特征在于，包括：第一电流生成单元，包括工作在亚阈值区的ＭＯＳ晶体管，生成与温度成正比的电流；第二电流生成单元，包括工作在饱和区的ＭＯＳ晶体管，生成与温度无关的电流；所述第二电流生成单元生成的电流和第一电流生成单元生成的电流之差为所述电流生成电路生成的第三电流。

【技术特征摘要】
1.一种电流生成电路，其特征在于，包括第一电流生成单元，包括工作在亚阈值区的MOS晶体管，生成与温度成正比的电流；第二电流生成单元，包括工作在饱和区的MOS晶体管，生成与温度无关的电流；所述第二电流生成单元生成的电流和第一电流生成单元生成的电流之差为所述电流生成电路生成的第三电流。2.如权利要求1所述的电流生成电路，其特征在于，所述第一电流生成单元和第二电流生成单元由第一电压源提供电压。3.如权利要求2所述的电流生成电路，其特征在于，所述第一电流生成单元的MOS晶体管为高阈值电压器件，所述第二电流生成单元的MOS晶体管为低阈值电压器件。4.如权利要求3所述的电流生成电路，其特征在于，所述第一电流生成单元包括栅极连接在一起的第一NMOS晶体管和第二NMOS晶体管、以及第一电阻，所述第一NMOS晶体管的源极通过第一电阻接第二电压源，所述第二NMOS晶体管的源极接第二电压源，所述第二NMOS晶体管的漏极与栅极连接，所述第一NMOS晶体管的漏源极电流为所述第一电流生成单元生成的电流。5.如权利要求3所述的电流生成电路，其特征在于，所述第一电流生成单元包括第一输入电流生成单元，生成与温度成正比的第一输入电流；第一电流镜单元，输出与所述第一输入电流成正比的第一输出电流，所述第一输出电流为所述第一电流生成单元生成的电流。6.如权利要求5所述的电流生成电路，其特征在于，所述第一输入电流生成单元包括栅极连接在一起的第一NMOS晶体管和第二NMOS晶体管、以及第一电阻，所述第一NMOS晶体管的源极通过第一电阻接第二电压源，所述第二NMOS晶体管的源极接第二电压源，所述第二NMOS晶体管的漏极与栅极连接，所述第一NMOS晶体管的漏源极电流为所述第一输入电流。7.如权利要求6所述的电流生成电路，其特征在于，所述第一电流镜单元包括栅极连接在一起的第一PMOS晶体管、第二PMOS晶体管和第三PMOS晶体管，所述第一PMOS晶体管、第二PMOS晶体管和第三PMOS晶体管的源极接第一电压源，所述第一PMOS...

【专利技术属性】
技术研发人员：杨大为，
申请(专利权)人：华亚微电子上海有限公司，
类型：发明
国别省市：31[中国|上海]