低电压工作恒压电路制造技术

本发明专利技术提供一种低电压工作恒压电路，其中该低电压工作恒压电路作为基本构成要素而具备包括构成为串联连接电阻和被二极管连接的双极性晶体管并流过恒流的电阻.二极管串联电路的带隙基准电压电路。在该低电压工作恒压电路中设置输出电路，其构成为和所述电阻.二极管串联电路并联连接且流过与在该电阻.二极管串联电路中流过的电流相同的恒流。该输出电路具备被二极管连接的ＭＯＳ晶体管，且构成为通过该ＭＯＳ晶体管抵消流过该输出电路的电流的正温度系数。因此，能够得到例如０．６Ｖ左右的低电压且不拘泥于温度变化而恒定的输出电压，即温度特性良好。

【技术实现步骤摘要】

本专利技术涉及低电压工作恒压电路。更详细地说，涉及一种例如利用1V左右的低电源电压工作，能够得到0.6V左右的低电压且不受温度拘束而恒定的输出电压、而且温度特性优异的低电压工作恒压电路。
技术介绍
以下的记载是针对相关技术及其问题点的专利技术者的知识，不应该解释为专利技术者自认为这些是现有技术。近年来，存在许多为了小型轻量化而采用低电压驱动方式的产品。在这种产品中，为了驱动产品内的电路需要利用低电压且恒定的基准电压。作为得到恒定的输出电压的电路， 一直以来公知带隙基准电压电路，其构成为建立具有正的温度系数的恒流源，用于抵消电阻中显示的电压的正温度系数和被二极管连接的双极性晶体管的基极发射极间电压的负温度系数。(例如，参照日本专利技术专利第2734964号公报、日本专利技术专利第2745610号公报)。在图12中表示使用以往已知的双极性晶体管的典型带隙基准电压电路。在该基准电压电路中具备:相互共同连接基极且具有单位发射极面积的第一晶体管Q1、具有发射极电阻R1且具有m (m为整数)倍的发射极面积的第二晶体管Q2、被二极管连接的第三晶体管Q3、由对晶体管Ql和Q2进行自偏置且被二极管连接的第四晶体管Q4和第五晶体管Q5构成的电流反射镜电路、以及基极上连接有晶体管Q5的集电极的第六晶6体管。晶体管Q6的集电极借助电阻R2驱动晶体管Q3并成为输出。由于第三晶体管Q3的基极发射极间电压VBE3具有负温度特性，该第三晶体管Q3的集电极电流I具有正温度特性，故电阻R2两端的温度特性为正。因此，通过串联电阻R2与晶体管Q3，从而正温度系数与负温度系数被抵消，所以能够得到不拘泥于温度变化的恒定的输出电压。但是，在上述以往的基准电压电路中，因为如果基准电压与能量带隙电压(约1.2V)不相等则温度系数不能为零，所以输出电压只能取1.2V左右，另外电源电压必须比其高(例如，2V)。因此，不能利用低电源电压进行驱动。此外，由于输出电压高，因此具有不能使用例如需要0.6V左右的低基准电压的微型电子计算机的复位电路等用的基准电压源的难点。在其他的文献中所公开的此处记载的各种特征、实施方式、方法以及装置的优点及缺点绝没有意味着限定本专利技术。事实上，本专利技术的特定特征是既能维持在此处公开的特征、实施方式、方法及装置的几个或者全部，又能克服其特定的缺点。
技术实现思路
本专利技术的优选实施方式是鉴于相关技术中的上述和/或其他的问题点而进行的。本专利技术的优选实施方式能够显著提高己知的方法和/或装置。本专利技术鉴于上述以往技术的问题点，其目的在于提供一种低电压工作恒压电路，例如即使是IV左右的低电源电压也能驱动，并能够得到0.6V左右的低电压且不拘泥于温度变化而恒定的输出电压的温度特性良好的低电压工作恒压电路。基于该专利技术的第一侧面，在以带隙基准电压电路作为基本构成要素而具备的低电压动作恒压电路中，通过设置流过与带隙基准电压电路相同的恒流的输出电路，并在该输出电路中设置被二极管连接的MOS晶体管，从而抵消流过该输出电路的电流的正温度系数。具体说来，在以包括构成为串联连接电阻与被二极管连接的双极性晶体管且流过恒流的电阻'二极管串联电路的带隙基准电压电路作为基本构成要素而具备的低电压工作恒压电路中，设置输出电路，其与所述电阻'二极管串联电路并联连接，且构成为流过与该电阻 二极管串联电路的电流相同的恒流，该输出电路具备被二极管连接的MOS晶体管，构成为通过该MOS晶体管来抵消流过该输出电路的电流的正温度系数。基于更具体的实施方式，在具备带隙基准电压电路的低电压动作恒压电路中，该带隙基准电压电路包括串联连接了MOS晶体管、被二极管连接的双极性晶体管的第一串联电路；和串联连接了MOS晶体管、电阻及被二极管连接的双极性晶体管的第二串联电路，对所述第一串联电路的双极性晶体管的集电极电压与所述第二串联电路的所述电阻的一端的电压进行比较，且以使第一串联电路的电流与第二串联电路的电流相等的方式进行控制， '该低电压动作恒压电路还具备输出电路，其串联连接第一MOS晶体管和被二极管连接的第二MOS晶体管，且被控制为流过与所述第一串联电路及所述第二串联电路中流过的电流相同的电流，通过所述第一及第二 MOS晶体管的连接点得到输出电压。作为构成所述输出电路的被二极管连接的MOS晶体管，通过采用根据用途而适当设定了其宽度W与长度L之比的晶体管，从而能够得到所期望的温度特性。基于上述专利技术，通过一个MOS晶体管元件，能够容易且准确地得到温度特性良好的低恒压(例如，约0.6V)。另外，由于作为基本构成采用了与带隙基准恒压电路相同的电路构成，故能够消除电阻误差的偏差或晶体管之比的偏差，由于不拘泥于产品而能够得到相同的精度，因此无需繁杂的调节就能够容易且准确地得到温度特性良好的低恒压(例如，约0.6V)。此外，也能够减小电路规模，减小消耗电流。另外，基于该专利技术的第二侧面，将以往的带隙基准低电压电路串联连接的两端表现正温度系数的电压的电阻和具有负温度系数的基极发射极间电压且被二极管连接的双极性晶体管分离，分别与双极性晶体管构成第一及第二串联电路(晶体管，电阻串联电路及晶体管，二极管串联电路)，分别取出所述电阻两端所表现的电压的正温度特性和所述被二极管连接的双极性晶体管的基极发射极间电压的负温度特性，利用串联连接的电阻 8生成中点电压，并进行缓冲，在外部作为输出电压取出。因此，可以将以往1.2V左右的输出电压下降到其一半的0.6V左右。具体地说，其特征在于，在将构成为抵消电阻中所表现的电压的正温度系数与被二极管连接的双极性晶体管的基极发射极间电压的负温度系数的带隙基准电压电路作为基本构成要素而具备的低电压工作恒定压电路中，所述电阻与所述被二极管连接的双极性晶体管被分离为双极性晶体管与所述电阻的晶体管，电阻串联电路；及双极性晶体管与所述被二极管连接的双极性晶体管的晶体管 二极管串联电路；在所述晶体管，电阻串联电路中，所述双极性晶体管的发射极连接电源电压端子，集电极连接所述电阻的一端，该电阻的另一端接地；另外，在所述晶体管，二极管串联电路中，所述双极性晶体管的发射极连接电源电压端子，集电极连接所述被二极管连接的双极性晶体管的集电极，该被二极管连接的双极性晶体管的发射极接地-，在串联连接的具有同一电阻值的一对电阻的一端，连接有所述电阻的所述双极性晶体管连接侧端子，并且在所述一对电阻的另一端连接有所述被二极管连接的双极性晶体管的集电极侧端子，由所述一对电阻的中间连接点取出中点电压并作为输出电压。优选通过第- -缓冲电路在所述串联连接的一对电阻的一端连接所述电阻的所述双极性晶体管连接侧端子，并且通过第二缓冲电路在所述一对电阻的另一端连接所述被二极管连接的双极性晶体管的集电极侧端子，通过第三缓冲电路将由所述一对电阻的中间连接点取出的所述中点电压作为所述输出电压。这些缓冲电路优选均由运算放大器电路来构成。基于上述专利技术，由于作为基本构成采用了与带隙基准恒压电路相同的电路构成，能够消除电阻误差的偏差或晶体管之比的偏差，由于不拘泥于产品而能够得到相同的精度，因此无需繁杂的调节就能容易且准确地得到温度特性良好的低恒压(例如，约0.6V)。参酌附图并根据以下的记载可以更加明确各种实施方式的上述的和/或多侧面、特征和/或优点。在各种本文档来自技高网...

【技术保护点】
一种低电压工作恒压电路，其具备带隙基准电压电路作为基本构成要素，该带隙基准电压电路包括构成为串联连接电阻和被二极管连接的双极性晶体管并流过恒流的电阻.二极管串联电路，　在该低电压工作恒压电路中设置输出电路，其构成为：和所述电阻.二极管 串联电路并联连接且流过与该电阻.二极管串联电路中流过的电流相同的恒流，　该输出电路具备被二极管连接的ＭＯＳ晶体管，且构成为通过该ＭＯＳ晶体管来抵消流过该输出电路的电流的正温度系数。

【技术特征摘要】
JP 2008-8-20 2008-212155;JP 2008-8-20 2008-2121571.一种低电压工作恒压电路，其具备带隙基准电压电路作为基本构成要素，该带隙基准电压电路包括构成为串联连接电阻和被二极管连接的双极性晶体管并流过恒流的电阻·二极管串联电路，在该低电压工作恒压电路中设置输出电路，其构成为和所述电阻·二极管串联电路并联连接且流过与该电阻·二极管串联电路中流过的电流相同的恒流，该输出电路具备被二极管连接的MOS晶体管，且构成为通过该MOS晶体管来抵消流过该输出电路的电流的正温度系数。2. —种低电压工作恒压电路，其具备带隙基准电压电路，该带隙基准 电压电路包括串联连接了 MOS晶体管与被二极管连接的双极性晶体管 的第一串联电路；和串联连接了 MOS晶体管、电阻及被二极管连接的双 极性晶体管的第二串联电路，该带隙基准电压电路对所述第一串联电路的 双极性晶体管的集电极电压与所述第二串联电路的所述电阻的一端的电 压进行比较，并以使第一串联电路的电流与第二串联电路的电流相等的方 式进行控制，该低电压工作恒压电路还具备输出电路，其串联连接第一MOS晶体 管与被二极管连接的第二MOS晶体管，并被控制为流过与在所述第一 串联电路及所述第二串联电路中流过的电流相同的恒流，从所述第一及第二 MOS晶体管的连接点得到输出电压。3. 根据权利要求1或2所述的低电压工作恒压电路，其特征在于， 适当设定构成所述输出电路的所述被二极管连接的MOS晶体管的宽度W与长度L之比，且该MOS晶体管具有所希望的温度特性。4. 根据权利要求2所述的低电压工作恒压电路，其特征在于， 构成所述第一串联电路的双极性晶体管的并联连接数目与构成第二串联电路的双极性晶体管的并联连接数目不同。5. 根据权利要求1 4中任意一项所述的低电压工作恒压电路，其特 征在于，所述带隙基准电压电路由差动放大电路与第一 第三串联电路构成，所述差动放大电路由第一MOS晶体管、 一对第二MOS晶体管、以及 由MOS晶体管与被二极管连接的MOS晶体管构成且栅极彼此之间连接的 另一对第三MOS晶体管构成，所述第一 MOS晶体管的源极连接电源电压端子，漏极共同连接所述 一对第二MOS晶体管的源极，该一对第二MOS晶体管的漏极分别连接所 述另一对第三MOS晶体管的漏极，所述另一对第三MOS晶体管的源极都 接地，在所述第一串联电路中，串联连接MOS晶体管与被二极管连接的双 极性晶体管，所述MOS晶体管的源极连接电源电压端子，漏极连接所述 被二极管连接的双极性晶体管的集电极，该被二极管连接的双极性晶体管 的发射极接地，在所述第二串联电路中，串联连接MOS晶体管、电阻和被二极管连 接的双极性晶体管，所述MOS晶体管的源极连接所述电源电压端子，漏 极连接所述电阻的一端，该电阻的另一端连接所述被二极管连接的双极性 晶体管的集电极，该晶体管的发射极接地，在所述第三串联电路中，串联连接第一 MOS晶体管与第二 MOS晶体 管，所述第一 MOS晶体管的源极连接电源电压端子，漏极连接所述第二 MOS晶体管的漏极，该第二MOS晶体管的源极接地，构成所述第一串联电路的所述被二极管连接的双极性晶体管的集电 极连接构成所述差动放大电路的所述一对第二 MOS晶体管的其中一个 MOS晶体管的栅极，构成所述第二串联电路的所述电阻的一端连接构成所述差动放大电 路的所述一对第二MOS晶体管中的另一个MOS晶体管的栅极，构成所述第三串联电路的所述第一 MOS晶体管与构成所述差动放大 电路的所述第一 MOS晶...

【专利技术属性】
技术研发人员：长谷川和男，
申请(专利权)人：三洋电机株式会社，三洋半导体株式会社，
类型：发明
国别省市：JP[日本]