存储器存取定时调整装置以及存储器存取定时调整方法制造方法及图纸

本发明专利技术的存储器存取定时调整装置包括：多个个别存储器接口（６３２Ａ－６３２Ｄ），分别与所述多个外部存储器（２）的每一个相连接，在向存储器进行存取时进行数据的收发；模型产生电路（６３３），产生指定的模型数据；以及处理器（６０），通过与被选择的外部存储器连接的个别存储器接口对数据进行多次收发，并且在与被选择的外部存储器以外的外部存储器连接的个别存储器接口，和被选择的外部存储器以外的外部存储器之间，对指定的模型数据进行收发，从而在向多个外部存储器（２）施加负荷的同时调整存取定时。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及调整向存储器进行存取时的存取定时(access timing)的存储器存取 定时调整装置以及存储器存取定时调整方法。
技术介绍
以往，被搭载在LSI (大规模集成电路)的内存控制器(Memory Controller)在向 存储器进行存取时的存取定时，由于LSI有工作频率慢的情况，因此，存储器组全部设为相 同的值，也就是说使用固定值也不会成为问题。但是，随着存储器组的功能的提高，存储器 接口的工作频率也会变高，存取定时也会变得严格，因此不是对存取定时取固定值，而是需 要按照存储器组的状态来进行调整。因此，在LSI的内部设置了用于调整存取定时的寄存器，并且，通过变更该寄存器 的值，从而能够改变LSI所输出的用于存储器接口的信号的定时，或者能够改变输入信号 的内部定时的电路也被内藏于LSI。以下，利用图12对以往技术中的结构和工作进行说明。图12是示出以往的存储器 存取定时调整系统的功能结构图。该图中的存储器存取定时调整系统包括系统LSI900、 外部存储器910A、910B、910C、和910D、外部非易失性存储器920、以及外部SRAM930。系统LSI900中内藏有处理器901、外部总线控制器902、以及内存控制器903。存储器901与内存控制器903和外部总线控制器902相连接。并且，内存控制器903具有存储器接口 904，通过存储器总线与外部存储器910A、 910B、910C 和 910D 相连接。并且，外部非易失性存储器920和外部SRAM930分别通过外部总线控制器902与 处理器901相连接。处理器901在启动时，通过外部总线控制器902，从外部非易失性存储器920下载 引导代码(boot code)，并执行其中的代码，即执行其中的指令。并且，在外部非易失性存储器920中被写入存取定时调整程序，在处理器901执行 了存取定时调整程序的情况下，处理器901将数据写入到存储器的某个区域，并从同一个 区域中读出数据，对读出的数据和期待值进行比较，来判断一致程度。内存控制器903中被 设置有用于调整存取定时的存取定时调整用寄存器，处理器901在每当改变对寄存器的设 定值时，都进行存储器写入、存储器读取、期待值比较，并判断一致程度。以下对向存取定时 调整用寄存器的设定值进行具体说明。图13是从外部存储器向LSI内读入数据的情况下的工作时间图。对于图12中的 外部存储器910A-910D，作为时钟同步型存储器，例如使用DDR SDRAM(DoubIe Data Rate Syncronous Dynamic Random Access Memory 双倍数据率同步动态随机存取内存)，为了 向内存控制器903通知传送8位数据(图12和图13中被记作DQ)的定时，而使用与第一 时钟信号同步的数据选通信号(图12和图13中被记作DQS)。在从外部存储器读出数据 的情况下，从外部存储器将数据DQ以与数据选通DQS相同的相位来输出。为了确保接受该6数据，例如，内存控制器903生成相对于与第一时钟信号同步的数据选通信号，相位延迟了 90度的定时的数据选通信号。并且，在该数据选通信号上升以及下降时读入8位数据。但 是，由于电源的变动以及噪声等外界因素的影响，在接收的数据选通信号中发生波形畸变， 在检测数据选通信号的上升和下降的边缘时发生相位偏离。为了与此相对应，内存控制器 903针对用于数据读入的90度基准相位差，需要确保作为规定的相位范围的窗口宽度。该 窗口宽度例如，作为将180度划分成128份，并以1比特使划分后的度数发生变化的相位 差，以比特来表现的最佳的相位差将成为对上述的存取定时调整用寄存器的设定值。通过上述的方法，处理器901求出正常进行存储器存取的相位范围，在考虑到处 理变动以及电压变动等其他的条件的情况下，决定工作限度成为最大的存取定时调整用寄 存器的设定值。对于存取定时的最佳设定值的求出方法，可以从专利文献1到专利文献4中得知。在专利文献1公开了上述的以往的技术，记载的是，作为存取定时的最佳设定值 的求出方法，将规定的数据写入到作为检查用地址而事先决定的地址中，并将其读出并判 断一致程度。也就是说，获得存储器存取能够成功进行的上限值和下限值，将其中的中间值 作为能够确保最大限度的值来使用。并且，在专利文献2中公开的方式是，在进行存储器存储是否能够成功的判断中， 不是单纯地比较期待值和读出的值，在写入时在数据中附加奇偶性，利用与读出的数据的 奇偶性比较。并且，专利文献3公开的方式是，存取的调整即变更存取定时设定值，将向存储器 的存取的试行期间作为不进行画面显示的消隐期间。并且，专利文献4公开的方式是，根据从处理器的数据写入、从存储器的数据读 出、以及进行期待值比较的结果，来变更时钟脉冲相位差(Clock skew) 0专利文献1日本特开2001-350668号公报专利文献2日本特开2003-216479号公报专利文献3日本特开2005-141725号公报专利文献4日本特开平11-316619号公报但是，上述的以往的方式不是考虑了存储器总线的负荷状态的方式。一般，向外部 存储器的存取定时是根据内存控制器与外部存储器之间的总线的传送量以及比特切换速 率(bit Toggle Rate)而变化的。尤其是内存控制器与外部存储器之间的总线的传送量越 多电源压降(Drop)以及噪声就越增加，或者比特切换速率越高比特间的串道以及噪声就 越增加，从而向外部存储器的存取定时就越困难。也就是说，根据内存控制器与外部存储器之间的总线中的数据传送量以及比特切 换速率，存取定时的窗口宽度发生变化。因此，实际上重要的是，使存储器总线上的数据传送量以及比特切换速率发生变 化，以对窗口宽度进行最佳化。但是，在以往的方式中，内存控制器不能针对每个外部存储 器分别进行存取。因此，针对定时调整对象的外部存储器进行数据的收发，在调整存取定时 之时，不能独立地对其他的外部存储器进行存取。因此，不能对具体反映在实际工作时的内 存控制器外部存储器之间的总线上的数据传送量以及比特切换速率的存取定时进行调整。尤其是在内存控制器与外部存储器之间的总线的传送量多且比特切换速率高的7高负荷状态进行再现时，对存取定时进行调整的必要性就会增高。例如，高负荷状态通常以 存储器组的实际应用程序工作状态来实现。但是，在这种情况下，即使想要针对其他的外部 存储器使应用程序工作，在针对指定的外部存储器进行定时调整时，将应用程序切换为与 通常工作时不同的使用存储容量和地址映射来使用并非是件容易之事。因此，在不能进行高负荷状态的存取定时最佳化的状态下，再加上系统LSI、外部 存储器以及底板的构筑状态，由于各个特性的组合就会出现在实际应用程序工作时的工作 不稳定。如果是图像显示专用的LSI，则能够使用在画面上不显示的期间，即使用消隐期间 来进行存取定时调整。在此期间，即使存储器存取不能进行，通过到画面显示开始为止将存 取定时设定返回到标准设定值，也不会使系统失败而继续进行定时调整。但是，在数字电视以及DVD记录器等数字AV设备的系统LSI中，内藏的微型计算 机以及其他的内藏功能块是一直使用内存的。因此，由于存取定时调整的同时执行，因而在 不能本文档来自技高网...

【技术保护点】
一种存储器存取定时调整装置，调整向多个外部存储器进行存取的定时，其特征在于，包括：多个个别存储器接口，分别与所述多个外部存储器的每一个相连接，在向存储器进行存取时进行数据的收发；以及控制单元，针对所述多个外部存储器中被选择的外部存储器，通过由与该被选择的外部存储器连接的个别存储器接口进行多次数据的收发，从而调整存取定时。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：梶村利之，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：JP[日本]