保护套刻标记图形的方法技术

本发明专利技术公开了一种保护套刻标记图形的方法，所述套刻标记图形已形成于硅片上，所述方法应用于对硅片进行多次光刻，每次光刻后紧跟着进行离子注入的情况，所述多次光刻共用所述套刻标记图形；所述方法为：每次光刻时，形成一部分光刻图形覆盖在套刻标记图形的至少是内边界的上方；每次离子注入后，去除光刻胶。本发明专利技术由于在每次离子注入之前，使用光刻图形的一部分保护套刻标记图形的至少是内边界，使得离子注入时套刻标记图形的内边界不会受到离子轰击，从而使得套刻标记图形的内边界不会受到损伤而可以多次复用。

【技术实现步骤摘要】

本专利技术涉及一种半导体集成电路制造的光刻工艺，特别是涉及一种套刻工艺。
技术介绍
光刻是将掩膜版上的电路图形转移到硅片表面的光刻胶上，光刻胶显影后形成光 刻胶掩蔽图形(简称为光刻图形)。光刻后通常进行刻蚀或离子注入。半导体集成电路制 造中，通常需要经过多次光刻工序。除硅片第一层图形(最下层)形成过程中的光刻外， 每一层图形的光刻都要测量套刻精度，以便监测当前层光刻图形与硅片上已有图形是否对 准。请参阅图1，硅片上具有方环形的套刻标记图形10和当前层光刻图形20。套刻标 记图形10是之前工序在硅片上形成的，例如采用光刻和刻蚀工艺，用于给即将形成的新的 一层图形提供对准的基准。方环形是一种典型的套刻标记的形状。具有套刻标记图形10 的这一层硅片图形称为被对准层。当前层光刻图形包括两部分，一部分用于形成后续工艺 的窗口，如刻蚀窗口、离子注入窗口 ；另一部分用于测量套刻精度，如图1中的光刻图形20。 测量套刻精度，就是分别测量当前层光刻图形20与被对准层套刻标记图形10内部四条边 界的距离a、b、c、d，当前层与被对准层在χ轴方向的偏移值为(d_c)/2，在y轴方向的偏移 值为(a_b)/2。有时多步光刻工序会出现共用套刻标记图形的情况，例如对硅片上的同一层图形 进行多次光刻，每次光刻用于形成不同位置的离子注入窗口，每次光刻后紧跟着进行一次 离子注入。由于离子注入不会在硅片上形成新的一层图形，因此为了节省套刻标记图形占 用的面积，通常会让多次光刻共用一个套刻标记图形，即每次测量套刻精度都以一个套刻 标记图形作为基准，这个套刻标记图形是之前工序在硅片上形成的。可是套刻标记图形在 共用过程中会经受多次离子轰击，其内边界往往因损伤而难以辨别及测量。请参阅图2，这 是图1中A-A剖视图。当经受多次离子注入工序后，套刻标记图形10的内边界因损伤而难 以辨别，这样测量套刻精度就变得不准确。
技术实现思路
本专利技术所要解决的技术问题是提供一种共用套刻标记图形时，例如对硅片上的同 一层图形进行多次光刻和离子注入时，。为解决上述技术问题，本专利技术保护套刻标记的方法，所述套刻标记图形已形成于 硅片上，所述方法应用于对硅片进行多次光刻，每次光刻后紧跟着进行离子注入的情况，所 述多次光刻共用所述套刻标记图形；所述方法为每次光刻时，形成一部分光刻图形覆盖在套刻标记图形的至少是内 边界的上方；每次离子注入后，去除光刻胶。本专利技术由于在每次离子注入之前，使用光刻图形的一部分保护套刻标记图形的至 少是内边界，使得离子注入时套刻标记图形的内边界不会受到离子轰击，从而使得套刻标记图形的内边界不会受到损伤而可以多次复用。 附图说明图1是一种现有的测量套刻精度的示意图；图2是图1中A-A剖视图；图3是本专利技术保护套刻标记的示意图；图4是图3中B-B剖视图；图5、图6是套刻标记图形的二种示意图。图中附图标记说明10为套刻标记图形；20为光刻图形；30为套刻标记图形；40 为光刻图形；41为用于测量套刻精度的光刻图形；42为保护套刻标记图形的光刻图形。具体实施例方式本专利技术，应用于共用套刻标记图形的情况。更具体地，是 针对硅片上的同一层图形进行多次光刻，每次光刻后紧跟着进行离子注入的情况。此时每 次光刻用于形成不同的离子注入窗口，多次光刻共用一个套刻标记图形。例如，CMOS工艺 中的P型轻掺杂漏注入(LDD)和η型轻掺杂漏注入，就是对硅片上的同一层图形进行两次 光刻，每次光刻后紧跟着进行离子注入。套刻标记图形已通过之前工序形成于硅片上，是被对准层图形，通常是通过光刻 和刻蚀工序形成被对准层图形。本专利技术所述方法为在每次离子注入之前的光刻时，将光刻图形的一部分覆盖在 套刻标记图形的至少是内边界的上方；在每次离子注入之后，去除光刻胶。换而言之，本专利技术在每次离子注入之前的光刻时，所形成的光刻图形都包括三部 分，第一部分是形成后续刻蚀工艺或离子注入工艺的窗口 ；第二部分用于与套刻标记图形 之间测量套刻精度；第三部分是保护用途的光刻图形，即覆盖在套刻标记图形的至少是内 边界的上方(也可以是覆盖在整个套刻标记图形的上方)，保护套刻标记图形的至少是内 边界的形貌，便于测量套刻精度。与传统工艺相比，上述光刻图形仅增加了第三部分。请参阅图3和图4，图3是在硅片上方以俯视角度朝下观察的示意图，图4是图3 中B-B剖视图。硅片上具有方环形的套刻标记图形30，套刻标记图形30是之前工序在硅片 上形成的。仍以CMOS工艺中的ρ型轻掺杂漏注入(LDD)和η型轻掺杂漏注入为例，本专利技术 具体包括如下步骤第1步，采用光刻工艺，在硅片表面形成第一光刻图形40，第一光刻图形40包括三 部分，第一部分是形成离子注入窗口的部分未图示；第二部分是用于测量套刻精度的为光 刻图形41 ；第三部分覆盖在套刻标记图形30的内边界的上方的为光刻图形42。然后测量 光刻图形41与套刻标记图形30之间的套刻精度(如图1所示)。此时，虽然套刻标记图形 30的内边界被光刻图形42覆盖，但不会影响套刻精度的测量。第2步，采用离子注入工艺，在第一光刻图形40所形成的离子注入窗口(未图示) 进行离子注入；由于套刻标记图形30的内边界被光刻图形42保护，因此不会受到离子轰击 的影响；第3步，去除硅片表面的光刻胶，即去除第一光刻图形40 ；此时套刻标记图形304的内边界又暴露出来；第4步，采用光刻工艺，在硅片表面形成第二光刻图形40，第二光刻图形40也包括 三部分，第一部分是形成离子注入窗口的部分未图示；第二部分是用于测量套刻精度的为 光刻图形41 ；第三部分覆盖在套刻标记图形30的内边界的上方的为光刻图形42。然后测 量光刻图形41与套刻标记图形30之间的套刻精度(如图1所示)。第5步，采用离子注入工艺，在第一光刻图形40所形成的离子注入窗口(未图示) 进行离子注入；由于套刻标记图形30的内边界被光刻图形42保护，因此不会受到离子轰击 的影响；第6步，去除硅片表面的光刻胶，即去除第二光刻图形40 ；此时套刻标记图形30 的内边界又暴露出来。上述实施例中，第1步光刻和第4步光刻共用了套刻标记图形30。显然，按照上述 实施例的第1-3步、第4-6步循环，本专利技术可适用于多次的光刻、离子注入、去除光刻胶的复 杂工艺，只要在每次光刻时都覆盖在套刻标记图形30的至少是内边界上即可使多次光刻 共用套刻标记图形30。如图3和图4所示，套刻标记图形30的内边界(图3中的虚线)为正方形，保护 光刻图形42为方环形。被覆盖住的套刻标记图形30的宽度是y，即保护光刻图形42与套 刻标记图形30相重合部分的宽度。保护光刻图形42与套刻标记图形30不重合部分的宽 度为χ。保护光刻图形42的总宽度为x+y。在一个优选的实施例中，x = y = lym。图3所示的套刻标记图形30为方环形，这是一种典型的套刻标记的形状。套刻标 记图形也可以是其他形状，例如两个矩形(如图5所示)，又如四个矩形(如图6所示)，这 都可视为方环形的一部分。当套刻标记图形是方环形的一部分，光刻图形的保护部分也是 方环形的相应部分，只需覆盖住套刻标记图形的至少是内边界即可。上述实施例中的形状、位置、数值等均为示意，在不违反本专利技术思想与精神的前提 下所作的任何变动或修饰，均应视作在本文档来自技高网...

【技术保护点】
一种保护套刻标记图形的方法，其特征是，所述套刻标记图形已形成于硅片上，所述方法应用于对硅片进行多次光刻，每次光刻后紧跟着进行离子注入的情况，所述多次光刻共用所述套刻标记图形；所述方法为：每次光刻时，形成一部分光刻图形覆盖在套刻标记图形的至少是内边界的上方；每次离子注入后，去除光刻胶。

【技术特征摘要】

【专利技术属性】
技术研发人员：阚欢，吴鹏，
申请(专利权)人：上海华虹NEC电子有限公司，
类型：发明
国别省市：31[中国|上海]