制造半导体集成电路的纳米晶硅结构的方法技术

一种制造集成电路器件的纳米晶硅结构的方法，所述集成电路器件例如为存储器、动态随机存取存储器、闪存、只读存储器、微处理器、数字信号处理器、专用集成电路。在特定实施例中，本发明专利技术包括提供包括表面区域的半导体衬底。根据特定实施例，该方法包括形成覆盖表面区域的绝缘层（例如，二氧化硅、氮化硅、氮氧化硅）。该方法包括形成预定厚度的覆盖绝缘层的非晶硅材料，该预定厚度小于２０纳米。该方法包括使非晶硅材料经过热处理工艺，以促使形成来自小于２０纳米的厚度的非晶硅材料的多个纳米晶硅结构。

【技术实现步骤摘要】

本专利技术涉及半导体
，尤其涉及。
技术介绍
本专利技术针对用于制造半导体器件的集成电路及其工艺。更特别地，本专利技术提供一 种用于在电介质材料膜上制造纳米尺寸硅材料的方法，以便制造半导体集成电路。但是应 当知道到，本专利技术具有更加广泛的应用范围。也就是说，本专利技术能够应用于平板显示器、微 机电系统(通常称为MEMS)、纳米器件等等。集成电路已从在单个硅片上制作的少量互连器件发展到上百万个器件。传统的集 成电路提供了远远超出最初想象的性能和复杂度。为了改善复杂度和电路密度(即在给定 芯片面积上能够容纳的器件的数量)，最小器件特征尺寸(也称为器件“几何形状”)随着 每一代集成电路而变得更小。越来越大的电路密度不但改进了集成电路的复杂度和性能，而且还向用户提供了 成本更低的部件。集成电路或芯片制作设施可能花费数亿美元甚至数十亿美元。每个制作 设施具有特定的晶片吞吐量，在每个晶片上具有特定数量的集成电路。因此，通过使集成电 路的各器件更小，可以在每个晶片上制作更多的器件，从而增加制作设施的输出。使器件更 小极具挑战性，这是由于集成制作中使用的每个工艺都具有限制。也就是说，特定的工艺通 常仅向下工作到特定的特征尺寸，然后需要改变工艺或器件布局。另外，由于器件需要越来 越快的设计，所以特定传统工艺和材料存在工艺限制。基于给定特征尺寸而具有限制的工艺的示例是形成用于动态随机存取存储器件 的电容器结构的硅材料。通常形成这样的存储器件，用于具有90纳米或更小的设计准则的 器件。通常形成硅材料，包括多晶硅，用于这些存储器件的电容器结构的电极。遗憾的是， 使用传统技术往往难以形成高质量的纳米尺寸硅结构。也就是说，随着器件尺寸减小，制造 这些电介质材料中的每个电介质材料的难度增大。在整个说明书中都能看到传统电介质结 构的这些和其它限制，并且在下文中更具体。根据以上所述内容，可见需要用于处理半导体器件的改进技术。
技术实现思路
根据本专利技术，提供了制造半导体器件的技术。更特别地，本专利技术提供一种用于在电 介质材料膜上制造纳米晶硅结构的方法，以便制造半导体集成电路。但是应当知道到，本发 明具有更加广泛的应用范围。也就是说，本专利技术能够应用于平板显示器、微机电系统(通常 称为MEMS)、纳米器件等等。在特定实施例中，本专利技术提供一种用制造集成电路器件的纳米晶硅结构的方法， 所述集成电路器件例如为存储器、动态随机存取存储器、闪存、只读存储器、微处理器、数字 信号处理器、专用集成电路。在特定实施例中，本专利技术包括提供包括表面区域的半导体衬底。根据特定实施例，该方法包括形成覆盖表面区域的绝缘层(例如，二氧化硅、氮化硅、 氮氧化硅)。该方法包括形成预定厚度的覆盖绝缘层的非晶硅材料，该预定厚度小于20纳 米。该方法包括使非晶硅材料经过热处理工艺，以促使从小于20纳米的厚度的非晶硅材料 形成多个纳米晶硅结构。在另一个特定实施例中，本专利技术提供一种制造集成电路器件的纳米晶硅结构的方 法，所述集成电路器件例如为存储器、动态随机存取存储器、闪存、只读存储器、微处理器、 数字信号处理器、专用集成电路。在特定实施例中，本专利技术包括形成包括表面区域的半导体 衬底。根据特定实施例，该方法包括形成覆盖表面区域的绝缘层(例如，二氧化硅、氮化硅、 氮氧化硅)，该绝缘层的特征在于高K介电常数。该方法包括形成预定厚度的覆盖绝缘层的 非晶硅材料，该预定厚度小于20纳米。该方法包括使非晶硅材料经过热处理工艺，以促使 从小于20纳米的厚度的非晶硅材料形成多个纳米晶硅结构。在优选实施例中，该方法包括 在与形成非晶硅材料时，保持450 600摄氏度的温度。相比传统技术，通过本专利技术可实现诸多益处。例如，本专利技术提供依赖传统技术的易 用工艺。在有些实施例中，该方法能够在每个晶片裸片(die)数量方面提供更高的器件产 量。另外，该方法提供一种与传统工艺技术兼容的工艺，而无需对传统设备和工艺进行实质 性修改。优选地，根据特定实施例，本专利技术提供一种使用非晶硅材料和热处理来形成纳米尺 寸晶体材料的方式。取决于实施例，可以实现这些益处中的一个或更多。这些和其它益处 被更多地描述于整个说明书中，并且下面更加具体。参照以下的具体描述和附图能够更加充分地理解本专利技术的各附加目的、特征和优点。附图说明图1是本专利技术形成纳米晶硅结构的具体实施方式流程图；图2和图3示出本专利技术形成纳米晶硅结构的实施例示意图；图4是本专利技术使用纳米晶硅结构形成电容器结构的具体实施方式流程图；图5至图6示出根据本专利技术制造用于存储器件的电容器结构的实施例示意图；图7是根据本专利技术非晶硅厚度与纳米晶硅结构尺寸的关系示图。具体实施例方式根据本专利技术，提供了用于处理集成电路以便制造半导体器件的技术。更特别地，本 专利技术提供一种用于在电介质材料膜上制造纳米尺寸硅材料的方法，以便制造半导体集成电 路。但是应当知道到，本专利技术具有更加广泛的应用范围。也就是说，本专利技术能够应用于平板 显示器、微机电系统(通常称为MEMS)、纳米器件等等。参照图1，下面概述根据本专利技术的实施例的用于形成纳米晶体尺寸的硅的方法。1.开始，步骤 101;2.提供具有表面区域的半导体衬底(例如，硅晶片、绝缘体上硅)(步骤103)，所 述表面区域上形成有自然氧化层；3.清洁表面区域(步骤105)，以从表面区域去除自然氧化层；4.形成绝缘材料(步骤107)，所述形成方式为对表面区域进行氧化；；5.形成非晶硅(步骤109)，其中，所述非晶硅覆盖绝缘层，厚度小于20纳米；6.热处理非晶硅(步骤111)；7.形成纳米晶硅结构(步骤113)，即对小于20纳米的厚度的非晶硅材料进行处 理形成多个纳米晶硅结构；8.执行其它步骤(步骤121)；9.继续其它步骤(步骤123)；以及10.停止，步骤 125。以上的步骤序列提供根据本专利技术的实施例的方法。如同示出的那样，该方法使用 步骤组合，所述步骤组合包括形成集成电路器件(如动态随机存取存储器、专用集成电路、 闪存、数字信号处理器、微处理器、微控制器等等)的方式。如同示出的那样，根据特定实施 例，该方法包括对覆盖绝缘层的非晶硅材料使用热处理工艺。也可以提供其它的替代方式， 其中可以在不脱离此处权利要求的范围的情况下增加步骤、去除一个或更多步骤、或者以 不同顺序提供一个或更多步骤。本方法的更多细节能够被发现于整个说明书中，并且在下 文中更具体。图2和图3示出根据本专利技术的实施例的形成纳米晶体材料的简化方法。这些示图 仅是示例，而不应该不适当地限制此处权利要求的范围。本领域技术人员应当知道很多改 变、修改和替代方式。如图2所示，该方法以提供具有表面区域203的半导体衬底201开始， 表面区域203具有自然氧化层。取决于实施例，表面区域可以是平的、不平的、以及其它形 状。在特定实施例中，衬底可以是硅晶片、绝缘体上硅、外延生长薄片(epitaxial wafer) 等等。当然，可以存在其它改变、修改和替代方式。再次参照图2，用清洁工艺对表面区域进行处理。在特定实施例中，清洁工艺适于 从表面区域去除自然氧化层。在特定实施例中，该方法包括使表面区域在氧化环境下以形 成覆盖表面区域的绝缘层205。所述氧化环境可以包括氧、氧和氮的组合以及氮，以形成包 括二氧化硅、氮化硅、氮氧化硅本文档来自技高网...

【技术保护点】
一种制造半导体集成电路的纳米晶硅结构的方法，所述方法包括：提供包括表面区域的半导体衬底；形成覆盖所述表面区域的绝缘层；形成预定厚度的覆盖所述绝缘层的非晶硅材料，所述预定厚度小于２０纳米；对非晶硅材料进行热处理工艺，使从小于２０纳米厚度的非晶硅材料形成多个纳米晶硅结构。

【技术特征摘要】

【专利技术属性】
技术研发人员：三重野文健，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：31