公开了一种半导体裸芯衬底面板，包括在面板上相邻半导体封装外廓之间的最小切口宽度，同时确保镀覆的电端子的电隔离。通过减少相邻封装外廓之间边界的宽度，对于半导体封装在衬底面板上获得了附加的空间。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术的实施例涉及半导体裸芯(die)衬底面板，其包括在面板上相邻半导体封装外廓之间的最小切口宽度，同时确保镀覆触点的电隔离。
技术介绍
对便携式消费电子产品的需求的强劲增长驱动了对高容量存储装置的需求。非易失性半导体存储器装置，如闪存存储卡，正越来越广泛地用于满足对数字信息存储和交换的日益增长的需求。它们的便携性、多功能性和稳定性设计，以及它们的高可靠性和大容量，已经使得这样的存储器装置能够理想地用于许多种类的电子装置，包括例如数码相机、数字音乐播放器、视频游戏控制台、PDA和蜂窝电话。 尽管已知许多种类的封装配置，但闪存存储卡通常可制造为系统级封装(SiP)或多芯片模块(MCM)，其中多个裸芯被安装在衬底上。衬底通常可包括刚性介电基底，具有在各个边上蚀刻的(通常是铜或铜合金的)导电图案。在裸芯和导电图案之间形成电连接，并且导电图案提供用于裸芯和外部电子系统之间的连接的电引脚(lead)结构。 一旦形成裸芯和衬底之间的电连接，则典型地该组件包封在模塑中，以形成受保护的半导体封装。 虽然可以高精度地蚀刻铜导电图案，但铜较差的侵蚀性使得对于某些应用是不期望的。在存在潮湿、空气和氯的环境下，裸露的铜容易生锈，使得不能用于后续焊接和裸芯连接操作。类似地，某些封装，如焊盘格栅阵列(LGA)和球栅阵列(LGA)封装，包括接触插指(finger)，接触插指在封装的较低表面上形成并且暴露在封装之外以在封装和外部电子装置之间建立电连接。如果接触插指由裸铜形成，则生锈和侵蚀会随着时间损坏插指。 因而，已知在铜引脚的焊点或通孔点、以及在接触插指对铜引脚进行镀覆。已知各种镀覆工艺，用于施加电阻材料(resistive material)的薄膜，如锡、锡铅、镍、金和镍金。在一个这样的工艺中，诸如金的抗蚀剂材料可以在电镀工艺中选择性地镀到导电图案上。参照现有技术图1，电镀工艺可在衬底22上产生多个镀金引线(tail)20。镀覆引线20可在提供用于外部电连接的焊垫24、通孔26和接触插指28处终止。图1中并未标记全部的镀覆引线20、焊垫24和插指28。图1中用虚线示出的镀覆引线20和焊垫24位于衬底22的下侧。衬底22还包括镀条(plating bar) 30，用于在电镀工艺期间使得各个引线20、垫24、通孔26和插指28短接。 在进行电镀工艺时，衬底22被浸入包括水溶液中的金属离子的镀槽。向镀条30提供电流，该电流流过引线20、垫24、通孔26和插指28。当输送电流时，引线20、垫24、通孔26和插指28通电，并且在它们的表面上产生电荷。金属离子被吸引到通电并带电荷的金属区域。以此方式，可沉积出期望厚度的金或其他镀覆金属的层。 在电镀之后，移除镀条30。重要的是，移除整个镀条30。然而，由于工程公差，切割衬底并移除镀条的刀具、刳刨机或其他装置可能向上、下、左和/或右偏离期望的切割线。例如，50微米(ym)的工程公差是正常的。当移除镀条时，如果例如由于切割装置的偏移而4残留一条或一部分镀条，如图2所示，则这可能导致某些引线被短接，例如引线20a、20b和20c，以及由此造成形成的集成电路的故障。 为防止这一点，用于移除镀条的切割刀具、刳刨机或其他装置32配有大宽度w，如现有技术图3所示。理想地，移除装置32的宽度不会比镀条宽度更大，镀条宽度例如为大约3至5密耳(mil)。然而，工程公差要求将刀具造得更宽，以确保如果移除装置32在移除镀条时向上/下或左/右偏移，则仍然移除整个镀条。例如，如果移除装置(如图3中虚线所示)从期望移除路径改变了距离A，则移除装置仍必须具有足够大的宽度以完全移除镀条。 作为移除工艺中工程公差所要求的移除装置的大宽度以及在镀条的任一侧上要求的空间的结果，必须在每个镀条周围提供相对大的切口宽度k(图1和图3)。传统的切口宽度可以是大约250iim或更大。这么大的切口宽度占据了衬底22上本来能够用于衬底电路部分的空间。 已知还在不采用镀条的非电镀工艺中镀覆衬底。在非电镀时，通过溶液中的化学还原剂而非电荷，将水溶液中的金属离子沉积到导电图案上。然而，这样的非电镀工艺有缺点，包括高费用和不能实现衬底上精确的构图。
技术实现思路
本专利技术实施例涉及半导体裸芯衬底面板，其包括在面板上相邻半导体封装外廓之间的最小切口宽度，同时确保镀覆的电端子的电隔离。衬底面板可形成有在面板上相邻封装外廓之间的镀条。衬底面板还可包括镀覆的电端子，如焊盘和接触插指，以及将电端子电耦连到镀条的镀覆引线。 每个封装外廓可具有电端子，其在封装外廓的仅仅两侧上连接镀条。此外，取代将镀条置于相邻封装外廓之间的切口中心，镀条位于切口中的离心处。具体地，镀条更接近于镀条没有电耦连的封装外廓。镀条从其耦连到的封装外廓隔开足够的距离，以确保在切割工艺期间将镀条从其连接的镀覆引线切开。该距离可根据工程公差和其他因素而变化。 使得镀覆线仅仅在一侧上连接并且从其连接的封装外廓隔开，这提供了如下优点相邻封装外廓之间的切口宽度可具有比现有技术中已知更细的宽度。首先，因为不必移除镀条，所以切割装置的宽度无需比镀条的宽度更大。其次，因为部分镀条跨过相邻封装外廓之间的边界，所以即使切割装置的路径由于工程公差离开直线，切割将仍然切开相邻封装外廓之间的镀条以隔离电端子。 通过根据本专利技术减少相邻封装外廓之间边界的宽度，对于半导体封装在衬底面板上获得了附加的空间。例如，封装外廓的一部分可变为整个封装外廓。对于给定尺寸的面板即使增加单行和/或列的半导体封装也会带来半导体封装产量的巨大增长。附图说明 图1是现有技术包括多个封装外廓和传统镀条栅格的半导体裸芯衬底的俯视图。 图2是现有技术包括部分移除的镀条段的半导体裸芯衬底的一部分的俯视图。 图3是现有技术示出传统镀条移除装置所需的切口宽度的半导体裸芯衬底的一部分的俯视图。 图4是根据本专利技术实施例包括多个封装外廓和镀条栅格的半导体裸芯衬底的俯视图。 图5是根据本专利技术实施例的图4的衬底面板上的封装外廓的俯视图。 图6是利用通常依照封装外廓的切割线从面板切割的封装外廓的俯视图。 图7是利用通常不依照封装外廓的切割线从面板切割的封装外廓的俯视图。 图8是根据本专利技术替换实施例的封装外廓的俯视图。 图9是根据本专利技术实施例的用来自具有镀条的面板的衬底形成的半导体封装的横截面侧视图。 图10是利用图9的半导体封装形成的闪存的后视图。 图11是在衬底面板上形成导电图案和镀覆的流程图。具体实施例方式现在将参照图4至图11描述本专利技术的实施例，其涉及半导体裸芯衬底面板，包括在面板上相邻半导体封装外廓之间的最小切口宽度，同时确保镀覆触点的电隔离。应理解，本专利技术可按照许多不同形式实施，而不应解释为限于这里描述的实施例。而是，提供这些实施例使得本公开透彻和完整，并全面地将本专利技术传递给本领域技术人员。事实上，本专利技术意图覆盖如所附权利要求限定的本专利技术的范围和精神中所包括的这些实施例的替换、修改和等价物。另外，在本专利技术的以下具体描述中，阐述了一些具体细节以便提供本专利技术的透彻理解。然而，本领域技术人员清楚，可实践本专利技术而无需这样的具体细节。 首先参照图4的俯视图，示出了包括多个封装外廓102的衬底面板100。封装外廓限定了在衬底面板上形成各个半导体封装的位置。本文档来自技高网...
【技术保护点】
一种最小化衬底面板中的切口宽度的方法，所述衬底面板包括限定形成半导体封装的位置的多个封装外廓，该方法包括：（ａ）在第一和第二相邻封装外廓之间的衬底面板上形成镀条，所述形成步骤包括形成比第二封装外廓更接近第一封装外廓的镀条；（ｂ）将镀条电耦连到第二封装外廓中的电端子，而不将镀条电耦连到第一封装外廓中的电端子；以及（ｃ）切开在第二封装外廓中的电端子和镀条之间的电耦连，所述切开的步骤（ｃ）具有切割可离开预期切割线的公差，在所述步骤（ａ）中镀条被形成为足够接近第一封装以防止由于切割的公差而通过镀条电短接第二封装外廓上的两个或更多个电端子。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：廖致钦，叶宁，俞志明，杰克C希恩，赫姆塔基亚，
申请(专利权)人：桑迪士克公司，
类型：发明
国别省市：US[美国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。