【技术实现步骤摘要】
【国外来华专利技术】
本公开涉及存储器集成电路。
技术介绍
在此所提供的背景描述以对本公开内容提供一般性说明为目的。当前 列出的专利技术人的工作，在此工作已在背景部分中进行描述的程度上，以及 本描述中不应被认定为申请日之前的现有技术的方面，无论是以明确或隐 含的方式均不被视为相对于本公开的现有技术。封装在集成电路(IC)上的半导体存储器(存储器)通常被组织成存 储器阵列的形式。包括与非(NAND)型存储单元或者或非(NOR)型存 储单元(例如，NAND型闪存单元或NOR型闪存单元)的存储器阵列被 分别称为NAND型存储器阵列或NOR型存储器阵列。存储器阵列包括被 布置成行和列的存储单元。存储器阵列包括选择字线(WL)和位线(BL) 来在存储器单元中读/写数据的译码器电路(译码器)。现在参考图1，示出了包括存储器阵列12、 WL译码器16以及BL译 码器18的IC 10。存储器阵列12包括如图所示排列成行和列的存储单元 14。在读/写操作过程中，取决于所选定的存储单元14的地址，WL译码 器16和BL译码器18分别激活相应的WL和BL，来读出所选定的存储单元14的数据/将数据写入该存储...
【技术保护点】
一种用于检测存储器阵列的存储单元的状态的位线译码器，其包括： 控制器件，其有选择地与位线通信，并被布置在具有多个层的多层配置中，每层具有多个所述控制器件；以及 控制模块，其在确定位于所述存储器阵列中的存储单元的状态时，从所述位线 中选出与所述存储单元关联的第一位线和第二位线，并产生取消选定所述每层上的所述控制器件中的一个或多个的第一控制信号； 其中，当所述每层上的所述一个或多个控制器件被取消选定时，所述位线中包括所述第一位线的第一组位线被充电至第一电位，并且所 述位线中包括所述第二位线的第二组位线被充电至第二电位。
【技术特征摘要】
【国外来华专利技术】US 2007-5-25 60/940,2061.一种用于检测存储器阵列的存储单元的状态的位线译码器，其包括控制器件，其有选择地与位线通信，并被布置在具有多个层的多层配置中，每层具有多个所述控制器件；以及控制模块，其在确定位于所述存储器阵列中的存储单元的状态时，从所述位线中选出与所述存储单元关联的第一位线和第二位线，并产生取消选定所述每层上的所述控制器件中的一个或多个的第一控制信号；其中，当所述每层上的所述一个或多个控制器件被取消选定时，所述位线中包括所述第一位线的第一组位线被充电至第一电位，并且所述位线中包括所述第二位线的第二组位线被充电至第二电位。2. 如权利要求1所述的位线译码器，还包括检测电路，其向所述位线中所述第一组位线施加所述第一电位并向所 述位线中所述第二组位线施加所述第二电位、检测流经所述存储单元的电 流，以及基于所述电流确定所述存储单元的所述状态。3. 如权利要求2所述的位线译码器，其中，与所述多个层中第一层 关联的所述控制器件的第一数目大于与所述多个层中第二层关联的所述 控制器件的第二数目。4. 如权利要求3所述的位线译码器，其中，所述多个层中所述第一层 与所述多个层中所述第二层相比，被放置得离所述检测电路较远。5. 如权利要求2所述的位线译码器，其中，当所述多个层中第一层与 所述多个层中第二层相邻时，与所述多个层中所述第一层关联的所述控制 器件的第一数目是与所述多个层中所述第二层关联的所述控制器件的第 二数目的两倍。6. 如权利要求1所述的位线译码器，其中，所述第一控制信号取消选 定所述控制器件中与所述每层关联的控制器件的一半。7. 如权利要求1所述的位线译码器，还包括 隔离电路，其被布置在所述多个层中第一层和第二层之间。8. 如权利要求7所述的位线译码器，其中，所述控制模块产生控制所 述隔离电路的第二控制信号，并且其中，所述隔离电路基于所述第二控制 信号，将关联于所述第一层的所述控制器件与关联于所述第二层的所述控 制器件隔离开。9. 一种集成电路(IC)，其包括如权利要求1所述的位线译码器，并且还包括所述存储器阵列。10. —种用于检测存储器阵列的存储单元的状态的位线译码器，其包括控制器件，其被布置在所述位线译码器的L层中，其中所述L层中第 K层包括所述控制器件中2K个，并且其中，所述控制器件有选择地与所述 存储器阵列中B条位线通信，其中，L是大于2的整数，1《A，并且 B = (2L+1);以及控制模块，其产生第一控制信号，所述第一控制信号取消选定所述L 层中每层上的所述控制器件中的一半控制器件，并且选定所述B条位线中 与所述存储单元中的一个存储单元通信的两条位线。11. 如权利要求10所述的位线译码器，还包括检测电路，其与所述控制器件通信、向所述B条位线中的所述两条位 线之间施加电位差、检测流经所述存储单元中所述一个存储单元的电流、 以及基于所述电流确定所述存储单元中所述一个存储单元的状态。12. 如权利要求10所述的位线译码器，还包括检测电路，其与所述控制器件通信、向所述B条位线中在所述存储单 元中所述一个存储单元的第一侧的M条位线施加第一电位，以及向所述B 条位线中在所述存储单元中所述一个存储单元的第二侧的N条位线施加第 二电位，其中M和N是大于或等于1的整数，并且(M+N) =B。13. 如权利要求12所述的位线译码器，其中，所述检测电路检测流经所述存储单元中所述一个存储单元的电流，并且基于所述电流确定所述存 储单元中所述一个存储单元的状态。14. 如权利要求12所述的位线译码器，其中，所述L层中第一层包括与所述L层中第二层相比较大数目的所述控制器件，并且其中，所述L 层中所述第一层与所述L层中所述第二层相比被放置得离所述检测电路较远。15. 如权利要求12所述的位线译码器，其中，所述L层中的P层被布 置在与所述存储器阵列相邻的第一子译码器中，并且其中，所述L层中的 Q层被布置在与所述检测电路相邻的第二子译码器中，其中P和Q是大于 或等于1的整数，并且(P+Q) =L。16. 如权利要求15所述的位线译码器，还包括隔离电路，其包括多个隔离器件，所述隔离器件中每一个具有与所述 第一子译码器通信的第一端和与所述第二子译码器通信的第二端。17. 如权利要求16所述的位线译码器，其中，所述控制模块产生控制 所述隔离器件的第二控制信号，并且其中，所述隔离器件基于所述第二控 制信号将所述第一子译码器与所述第二子译码器隔离开。18. 如权利要求17所述的位线译码器，其中，当所述隔离器件不将所 述第一子译码器与所述第二子译码器隔离开时，所述检测电路确定所述存 储单元中所述一个存储单元的状态。19. 一种集成电路(IC)，其包括如权利要求12所述的位线译码器， 并且还包括所述存储器阵列。20. —种用于检测存储器阵列的存储单元的状态的位线译码器，其包括第一子译码器，其包括被布置在所述位线译码器的L层中的P层的第 一控制器件，其中所述第一控制器件有选择地与所述存储器阵列的B条位 线中数量为S条的第一组位线通信，并且其中，所述L层中第K层包括 2K个控帝U器件，其中，L是大于2的整数，P<L， 1《1， S = (2L+1)， 并且S<B;控制模块，其产生第一控制信号和第二控制信号，其中，所述第一控 制信号取消选定所述P层中每层上的所述第一控制器件的一半；以及隔离电路，其包括多个隔离器件，所述隔离器件中每一个具有与所述 第一子译码器通信的第一端，以及第二端，其中，所述第一端基于所述第 二控制信号有选择地与所述第二端通信。21. —种集成电路(IC)，其包括如权利要求20所述的位线译码器， 并且还包括所述存储器阵列的R个存储器子阵列，其中，所述R个存储器 子阵列包括第一存储器子阵列，其包括所述B条位线中数量为S条的所述第一组 位线，并通过所述B条位线中数量为S条的所述第一组位线与所述第一子 译码器通信；以及(R-l)个存储器子阵列，其分别包括所述B条位线中每组数量为S 条的(R-l)组位线，其中，B=S*R，以及R是大于1的整数；其中，所述B条位线中数量为S条的所述第一组位线以及所述B条位 线中每组数量为S条的所述(R-l)组位线提供所述B条位线中每组数量 为S条的R组位线。22. 如权利要求21所述的IC，还包括(R-l)个所述第一子译码器，其分别通过所述B条位线中每组数量 为S条的所述(R-l)组位线与所述(R-l)个存储器子阵列通信，其中， 所述第一子译码器和所述(R-l)个所述第一子译码器提供R个第一子译 码器。23. 如权利要求22所述的IC，还包括(R-O个所述隔离电路，所述(R-l)个所述隔离电路中的每一个具 有分别与所述(R-l)个所述第一子译码器通信的第一端，以及第二端， 其中，所述隔离电路的所述第二端与所述(R-l)个所述隔离电路的相应 的所述第二端通信，并且其中所述隔离电路和所述(R-l)个所述隔离电 路提供R个隔离电路。24. 如权利要求23所述的IC，其中，所述R个隔离电路中一个隔离 电路的所述第一端基于所述第二控制信号与所述R个隔离电路中所述一个 隔离电路的所述第二端通信。25. 如权利要求24所述的IC，还包括第二子译码器，其包括被布置在所述L层中的Q层的第二控制器件、 与所述R个隔离电路的所述第二端通信、以及通过所述R个隔离电路中相 应的隔离电路与所述R个第一子译码器中每一个第一子译码器通信，其中， 所述第一控制信号取消选定所述Q层中每层上的所述第二控制器件的一 半，并且(P+Q) =L。26. 如权利要求25所述的IC，其中，所述第一控制器件在数目上大 于所述第二控制器件，并且其中，所述第一子译码器和所述第二子译码器 分别与所述存储器阵列和检测电路相邻。27. 如权利要求25所述的IC，其中，所述第一控制信号从所述R组 位线中的一组位线中选出两条位线，并且其中，所述两条位线与位于所述 R个存储器子阵列中一个存储器子阵列内的所述存储单元中的一个存储单 元通信，所述R个存储器子阵列中的所述一个存储器子阵列通过所述R组 位线中的所述一组位线与所述R个第一子译码器中一个第一子译码器通 信。28. 如权利要求27所述的IC，还包括检测电路，其与所述第二子译码器通信、向所述两条位线之间施加电 位差、测量流经所述存储单元中所述一个存储单元的电流、以及基于所述 电流确定所述存储单元中所述一个存储单元的状态。29. 如权利要求27所述的IC，还包括检测电路，其向所述R组位线中所述一组位线中的在所述存储单元中 所述一个存储单元的第一侧的M条位线施加第一电位，并向所述R组位 线中所述一组位线中的在所述存储单元中所述一个存储单元的第二侧的N 条位线施加第二电位，其中M和N是大于或等于1的整数，并且(M+N) =S。30. 如权利要求29所述的IC，其中，所述检测电路测量流经所述存储单元中所述一个存储单元的电流，并基于所述电流确定所述存储单元中 所述一个存储单元的所述状态。31. —种用于检测存储器阵列中存储单元的状态的位线译码器，其包括D个控制器件，其有选择地与所述存储器阵列的(D-l)条位线通信， 并被布置在所述位线译码器的第一层和第二层中，其中所述D个控制器件 中的(D-2)个控制器件被布置在所述第一层中，并且所述D个控制器件 中的两个控制器件被布置在所述第二层中，其中1og2(D-2)是大于2的整数； 以及控制模块，其产生第一控制信号，所述第一控制信号取消选定所述D个控制器件中预先决定的数目的控制器件，并选定与所述存储单元中的一 水:^1老虽；诵/兰的6* 1 、么iTV姊出的TSf冬/fr錄32. 如权利要求31所述的位线译码器，其中，所述第一控制信号取消 选定所述D个控制器件中在所述第一层中的所述(D-2)个控制器件中的 两个控制器件，并且取消选定所述D个控制器件中在所述第二层中的所述两个控制器件中的一个控制器件。33. 如权利要求31所述的位线译码器，还包括检测电路，其与所述D个控制器件通信、向所述(D-l)条位线中所 述两条位线之间施加电位差、检测流经所述存储单元中所述一个存储单元 的电流，以及基于所述...
【专利技术属性】
技术研发人员：潘塔斯苏塔迪嘉，
申请(专利权)人：马维尔国际贸易有限公司，
类型：发明
国别省市：BB[巴巴多斯]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。