一种位线－板线合并结构的铁电存储器存储阵列制造技术

本发明专利技术公开了属于集成电路设计制造技术领域的一种位线－板线合并结构的铁电存储器存储阵列。该发明专利技术基于位线平行于板线的铁电存储器（ＦｅＲＡＭ）阵列架构，在铁电存储器阵列的每列加入传输管控制电路，并利用互补位线驱动时序，将位线和板线的功能合并。该方法使得存储单元在读写操作中能够充分利用互补的位线信号，而不需要专门的脉冲信号线；提高了铁电存储器读出和写入的速度、降低了存储阵列的功耗、减少了存储器外围电路的面积。

【技术实现步骤摘要】

本专利技术属于集成电路设计制造
，尤其涉及铁电存储器阵列结构的设计和时序操作方法的改进。
技术介绍
铁电存储器是一种新型非挥发存储器件。它利用铁电材料中的自发极化现象实现二值数据的存储。 传统的读写操作时序主要有三种方案极板线Vcc电压驱动方案、非驱动Vcc/2半电压方案、位线驱动读出方案。极板线Vcc电压驱动方案需要驱动脉冲信号线PL，由于PL上的 负载电容较大，所以该方案的速度较慢。非驱动Vcc/2半电压方案中，脉冲信号线PL始终保持在Vcc/2，不用驱动PL，因此可以实现高速度。但是，为了保持存储器的非易失性，需要定期对存储单元进行刷新；此外，在读写操作中，加在铁电电容上的翻转电压只有电源电压的一半，不适合低电压的应用。位线驱动读出方案解决了非驱动Vcc/2半电压方案的两个不足，但是该方案在读写操作过程中依然要驱动PL，读写周期时间不能减少。
技术实现思路
本专利技术的目的是针对
技术介绍
中所描述的各种读写操作时序存在的问题，提出了一种位线-板线合并结构的铁电存储器存储阵列。其特征在于，所述存储阵列每列的基本组成部分为存储单元、预充电电路以及列控制电路； 其中，每个存储单元本文档来自技高网...

【技术保护点】
一种位线－板线合并结构的铁电存储器存储阵列，其特征在于，所述存储阵列每列的基本组成部分为存储单元、预充电电路以及列控制电路；其中，每个存储单元（１）由两个ＮＭＯＳ传输管和两个铁电电容组成，其中，字线（ＷＬ０）连接到两个ＮＭＯＳ传输管（Ｍ８、Ｍ９）的栅极，控制存储单元的开启和关闭；其中，一个ＮＭＯＳ传输管（Ｍ８）的源极连接到位线ＢＬ，漏极连接到铁电电容（Ｃｓ０）一端的存储节点，该铁电电容（Ｃｓ０）的另一端与ＢＰＬ连接；另一个ＮＭＯＳ传输管（Ｍ９）的源极连接到位线ＢＬＢ，漏极连接到另一个铁电电容（Ｃｓ０’）一端的存储节点，该铁电电容（Ｃｓ０’）的另一端与ＢＰＬＢ连接；预充电电路（２）由两个ＮＭＯＳ...

【技术特征摘要】

【专利技术属性】
技术研发人员：贾泽，张弓，任天令，陈弘毅，
申请(专利权)人：清华大学，
类型：发明
国别省市：11[中国|北京]