带充电补偿结构的存储器选择性预充电电路制造技术

一种带充电补偿结构的存储器选择性预充电电路，其特征在于：它包括选择性预充电单元、充电补偿单元以及输出驱动单元，所述选择性预充电单元包括预充电管Ｍ↓［ｐ１］和两个或两个以上的位线选择管Ｍ↓［ｎｉ］，充电补偿单元包括充电补偿管Ｍ↓［ｐ２］和第二反相器ｉｎｖ↓［２］，充电补偿管Ｍ↓［ｐ１］的源端连接着电源，漏端连接着内部电路，充电补偿管Ｍ↓［ｐ１］受预充电信号Ｆ↓［ｐｒｅ］控制，每个位线选择管Ｍ↓［ｎｉ］的一端连接存储阵列中的位线，另一端连接于预充电管Ｍ↓［ｐ１］和充电补偿管Ｍ↓［ｐ２］的漏端以及充电补偿单元的第二反相器ｉｎｖ↓［２］、输出驱动单元的第一反相器ｉｎｖ↓［１］的输入端，充电补偿管Ｍ↓［ｐ２］的源端连接着电源，漏端连接着内部电路，Ｍ↓［ｐ２］管受第二反相器ｉｎｖ↓［２］的输出端控制，第二反相器ｉｎｖ↓［２］的输入端与预充电管Ｍ↓［ｐ１］和充电补偿管Ｍ↓［ｐ２］的漏端连接。

【技术实现步骤摘要】

本专利技术主要涉及到低功耗存储器的设计领域，特指一种带充电补偿结构的存储器选 择性预充电电路。
技术介绍
随着集成电路的密度和工作频率按照摩尔定律所描述的那样持续增长，低功耗系统 的设计成为了设计者们所关注的焦点。在微处理器特别是SoC (系统集成芯片)中，由于 存储器占据了芯片功耗的很大部分，因此低功耗存储器的设计技术对集成电路发展具有 重要意义。而随着高性能处理器中嵌入式存储器的大量使用，对存储器的速度、面积和 功耗三个方面的性能都有很高要求。而由于这三个参数之间的相互约束关系，存储器低 功耗技术往往会引起速度和面积的开销。因此，以较低的开销换取低功耗性能是存储器 低功耗技术的设计难点。对于存储器芯片，功耗的来源可以分为三个方面存储器单元阵列、译码器和外围 电路。其中存储单元阵列的功耗是存储器功耗的主要来源。对一个/7行加列的存储器，其结构如图1所示，功耗可以用以下公式近似表示 尸二 ^dz)^dz)=(附C +附(—)+ (( + w)C^e^^/) + (Gr^/)其中厶w是被选中单元的等价有效电流，它是一个读或者写操作中流过存储单元的总 电荷与读写周期的比值，厶w是不工本文档来自技高网...

【技术保护点】
一种带充电补偿结构的存储器选择性预充电电路，其特征在于：它包括选择性预充电单元、充电补偿单元以及输出驱动单元，所述选择性预充电单元包括预充电管Ｍ↓［ｐ１］和两个或两个以上的位线选择管Ｍ↓［ｎｉ］，充电补偿单元包括充电补偿管Ｍ↓［ｐ２］和第二反相器ｉｎｖ↓［２］，充电补偿管Ｍ↓［ｐ１］的源端连接着电源，漏端连接着内部电路，充电补偿管Ｍ↓［ｐ１］受预充电信号Ｆ↓［ｐｒｅ］控制，每个位线选择管Ｍ↓［ｎｉ］的一端连接存储阵列中的位线，另一端连接于预充电管Ｍ↓［ｐ１］和充电补偿管Ｍ↓［ｐ２］的漏端以及充电补偿单元的第二反相器ｉｎｖ↓［２］、输出驱动单元的第一反相器ｉｎｖ↓［１］的输入端，充电补偿管Ｍ↓［...

【技术特征摘要】
1、一种带充电补偿结构的存储器选择性预充电电路，其特征在于它包括选择性预充电单元、充电补偿单元以及输出驱动单元，所述选择性预充电单元包括预充电管Mp1和两个或两个以上的位线选择管Mni，充电补偿单元包括充电补偿管Mp2和第二反相器inv2，充电补偿管Mp1的源端连接着电源，漏端连接着内部电路，充电补偿管Mp1受预充电信号Fpre控制，每个位线选择管Mni的一端连接存储阵列中的位线，另一端连接于预...

【专利技术属性】
技术研发人员：张民选，乐大珩，李少青，陈吉华，赵振宇，陈怒兴，马剑武，王东林，高绍全，贺鹏，董兰飞，刘婷，喻仁峰，雷建武，刘征，
申请(专利权)人：中国人民解放军国防科学技术大学，
类型：发明
国别省市：43