半导体高压器件芯片及其制造方法技术

本发明专利技术涉及半导体高压器件芯片，该芯片的内沟槽和外沟槽在纵向上非对称设置，正面的芯片与芯片之间留有一间隔带，内沟槽和外沟槽的侧壁和底部表面覆有一层掺氧半绝缘多晶硅钝化膜，掺氧半绝缘多晶硅钝化膜之上覆有一层玻璃保护膜。本发明专利技术还涉及半导体高压器件芯片制造方法：在湿法同时腐蚀正、背面沟槽步骤中将内沟槽和外沟槽在纵向上非对称设置，正面的芯片与芯片之间留有一间隔带；并且湿法同时腐蚀正、背面沟槽步骤与正面蒸镀铝膜步骤之间还增加了沉积ＳＩＰＯＳ膜和玻璃钝化膜沉积步骤。本发明专利技术优点是可直接提高击穿电压，使在制造中的硅片破碎率降低、提高散热能力、降低了划切难度、提高了划切速度、划切后没有崩裂现象，提高了器件的可靠性。

【技术实现步骤摘要】

本专利技术涉及一种半导体器件芯片，尤其涉一种半导体高压器件芯片。 本专利技术还涉及该半导体高压器件芯片的制造方法。
技术介绍
有一类半导体器件(例如晶闸管)，要求有正向和反向两个击穿电压VDE1^nVKKM，这 类器件的芯片需要在同一片硅片的正、反两面做出对称而又极性相反的两个P-N结，两个 P-N结的击穿电压值要求较高，一般要达到600V 2400V方能满足使用要求。这类器件目前普遍采用的芯片制造技术有三种A.平面技术对通隔离扩散加平面终端结构，见图1 ；B.单台面技术对通隔离扩散加正面沟槽台面结构，见图2 ；C.双台面技术(Double Mesa Technology)不用对通隔离扩散，采用正、背面有对 称沟槽台面的结构，见图3。平面技术和单台面技术都要先做对通隔离扩散，比较适应于击穿电压在600V 1000V的器件，使用的硅单晶片的厚度较薄，一般在200-240um厚。缺点有二 一是由于对通 隔离扩散的横向扩散很宽，占用了很多硅片面积，使得硅片的利用率较低；二是对通隔离扩 散的扩散深度很深，需要大于硅单晶片厚度的二分之一，需要很高的扩散温度和扩散时间， 硅单晶片越厚，需要的扩散温度越高、扩散时间越长，在高温长时间的扩散过程中硅片体内 会产生大量的结构缺陷，使合格率降低。当制造更高电压(例如1600V 2400V)的器件时， 硅单晶片厚度需要增加到360um 460um，如此厚的硅片需要的对通隔离扩散时间很长，很 不适宜于器件的制造。由于上述原因，击穿电压大于1600V的方片晶闸管器件一般不采用 这两种技术制造，而多数采用双台面技术。双台面技术，是在N型硅片的正面和背面同时扩散一层P型扩散层，然后在硅片的 正面和背面同时蚀刻一定深度的对称沟槽，然后在沟槽内形成玻璃钝化膜保护P-N结。这 种技术避开了高温长时间的对通隔离扩散工艺，不仅使高温扩散过程大大缩短、还有利于 制做更高电压的器件。但由于正面和背面的沟槽在位置上是对称的，当硅片厚度一定时，沟 槽的深度不能加深，如图3所示设硅片厚度为t、沟槽深度为d、二沟槽之间的厚度为W，要 保证硅片在制程中少破碎，W须大于lOOum，这样d彡l/2(t-100um)，当硅片厚度一定时，沟 槽深度的最大值dmax = l/2t-50um,即使这样，在制程中硅片还是很易破碎。这种技术的缺 点在于沟槽深度受到限制、不利于做更高电压；在制程中硅片易破碎；在一定的击穿电压 要求下，由于沟槽深度不够，需要增加沟槽的宽度，减小了芯片背面焊接区域的面积，不利 于散热；划片要在玻璃层上切割，速度很慢(6-Smm/sec)，且易造成芯片崩裂产生废品。
技术实现思路
本专利技术的目的是提供一种半导体高压器件芯片，它可以直接提高击穿电压，使在 制造中的硅片破碎率降低、提高散热能力、降低了划切难度、提高了划切速度、划切后没有崩裂现象，提高了器件的可靠性。本专利技术的另一个目的是提供一种半导体高压器件芯片制造方法。本专利技术采用的技术方案是 半导体高压器件芯片，包括硅单晶片、形成于硅单晶片中的正面P型扩散层、背面 P型扩散层、正面内部环形的内沟槽、背面内部的外沟槽，所述内沟槽和外沟槽在纵向上非 对称设置，正面的芯片与芯片之间留有一间隔带，所述内沟槽和外沟槽的侧壁和底部表面 覆有一层掺氧半绝缘多晶硅钝化膜，所述掺氧半绝缘多晶硅钝化膜之上覆有一层玻璃保护 膜。所述间隔带宽度为90-110um，内沟槽的宽度为100-400um，外沟槽的半宽度为 90-260um，沟槽深度为80 200um，掺氧半绝缘多晶硅钝化膜的厚度为1. 3 1. 8um，玻璃 保护膜的厚度为40 60um。半导体高压器件芯片制造方法，包括步骤如下硅单晶片化学腐蚀、P型层(短基 区)镓扩散、P型层(短基区)表面补硼扩散、光刻N+发射区窗口、N+发射区扩散、双面光 刻沟槽窗口、湿法同时腐蚀正、背面沟槽、正面蒸镀铝膜、反刻正面铝电极、背面蒸镀金属电 极、反刻背面金属电极、合金、芯片测试和锯片；在湿法同时腐蚀正、背面沟槽步骤中，在芯 片正面内部蚀刻了多个环形的内沟槽、芯片背面内部蚀刻出了相邻芯片共用的外沟槽，所 述内沟槽和外沟槽在纵向上非对称设置，正面的芯片与芯片之间留有一间隔带；所述湿法同时腐蚀正、背面沟槽步骤与正面蒸镀铝膜步骤之间还增加了沉积掺氧 半绝缘多晶硅钝化膜和玻璃钝化膜沉积步骤，所述内沟槽和外沟槽的侧壁和底部表面覆有 一层掺氧半绝缘多晶硅钝化膜，所述掺氧半绝缘多晶硅钝化膜之上覆有一层玻璃保护膜。所述间隔带宽度为90-110um，内沟槽的宽度为100-400um，外沟槽的半宽度为 90-260um，沟槽深度为80 200um，掺氧半绝缘多晶硅钝化膜的厚度为1. 3 1. 8um，玻璃 保护膜的厚度为40 60um。本专利技术的，正面内沟槽从硅片的上表面挖起、 穿过正面P型扩散层达到N型硅单晶层的内部，背面外沟槽从硅片的下表面挖起、穿过背面 P型扩散层达到N型硅单晶层的内部，内沟槽和外沟槽在纵向上非对称设置，可以使沟槽深 度d等于或大于二分之一的硅片厚度t(dmaX>l/2t)，在相同的硅片厚度下，可以直接提高 击穿电压；可以使制程中的硅片破碎率降低；可以使芯片背面焊接区域的面积增加、提高 散热能力；正面的芯片与芯片之间留有一间隔带，划片时不需要直接在玻璃膜上划切、而是 在正面的间隔带上划切、降低了划切难度、提高了划切速度(20-30mm/sec)、划切后没有崩 裂现象；内沟槽和外沟槽的侧壁和底部表面覆有一层掺氧半绝缘多晶硅钝化膜，使用时杜 绝了玻璃膜的裂纹、提高了器件的可靠性，本专利技术的掺氧半绝缘多晶硅钝化膜也称为SIPOS 膜。本专利技术的的优点是用本专利技术提供的一种非对 称结构双台面技术，可以使沟槽深度d等于或大于二分之一的硅片厚度t (dmax > l/2t)。 在相同的硅片厚度下，可以直接提高击穿电压；可以使制程中的硅片破碎率降低；可以使 芯片背面焊接区域的面积增加、提高散热能力；划片时不需要直接在玻璃膜上划切、而是在 正面的间隔带上划切、降低了划切难度、提高了划切速度(20-30mm/sec)、划切后没有崩裂 现象；SIPOS膜的使用杜绝了玻璃膜的裂纹、提高了器件的可靠性。附图说明图1为
技术介绍
提到的平面技术结构示意图。图2为
技术介绍
提到的单台面技术结构示意图。图3为
技术介绍
提到的双台面技术结构示意图。图4为本专利技术的非对称结构双台面技术结构示意图。 图5为本专利技术的非对称结构双台面技术结构纵向剖析图。图6为本专利技术的非对称结构双台面技术结构横向示意图。图中1、硅单晶片，2、正面P型扩散层，3、背面P型扩散层，4、掺氧半绝缘多晶硅钝 化膜，5、玻璃保护膜，6、正面内部环形的内沟槽，7、背面内部的外沟槽，8、间隔带。具体实施例方式如图4至6所示，半导体高压器件芯片，包括硅单晶片1、形成于硅单晶片1中的 正面P型扩散层2、背面P型扩散层3、正面内部环形的内沟槽6宽度为100-400um，背面内 部的外沟槽7半宽度为90-260um，沟槽深度为80 200um，内沟槽6和外沟槽7在纵向上 非对称设置，正面的芯片与芯片之间留有宽度为90-110um的间隔带8，内沟槽6和外沟槽7 的侧壁和底部表面覆有一层厚度为1. 3 1. S本文档来自技高网...

【技术保护点】
半导体高压器件芯片，包括硅单晶片、形成于硅单晶片中的正面Ｐ型扩散层、背面Ｐ型扩散层、正面内部环形的内沟槽、背面内部的外沟槽，其特征是：所述内沟槽和外沟槽在纵向上非对称设置，正面的芯片与芯片之间留有一间隔带，所述内沟槽和外沟槽的侧壁和底部表面覆有一层掺氧半绝缘多晶硅钝化膜，所述掺氧半绝缘多晶硅钝化膜之上覆有一层玻璃保护膜。

【技术特征摘要】

【专利技术属性】
技术研发人员：王成森，黎重林，王琳，薛治祥，颜呈祥，
申请(专利权)人：启东市捷捷微电子有限公司，
类型：发明
国别省市：32[中国|江苏]