【技术实现步骤摘要】
本专利技术一般涉及半导体存储器件，特别是涉及装备有多个端口的 半导体存储器。
技术介绍
多端口存储器，它们是装备有多个端口的半导体存储器，可以分 成不同的类型。当下文中使用术语多端口存储器时，它指的是具有 多个端口的存储器，该多端口存储器允许从任何一个端口独立地存取 到一个公共存储器阵列。这样一个存储器可以有一个A端口和一个B 端口，并允许对于公共存储器阵列从与A端口链接的CPU和从与B 端口链接的CPU独立地进行读/写操作。一个多端口存储器装备有一个称为判优器的判优电路。判优器确 定从多个端口接收的各存取要求的优先权，存储器阵列的控制电路根 据确定的优先权一个接一个的进行存取操作。例如， 一个存取要求越 早到达一个端口，就会给予该存取越高的优先权。在这种情形中，因为随机地从多个接口存取存储器阵列，所以在 执行了读或写的存取操作后需要立即使存储器阵列复位，从而保证存 储器阵列已经为下一次存取作好了准备。即，如果响应一个来自一个 给定端口的存取使一条字线保持在一个选出的状态，和如一般在DRAM中使用的列存取操作中那样连续地动移各列地址以便读出连续的数据，则在该操作...
【技术保护点】
多端口存储器，它包括： 具有存储单元的多个存储芯； 多个输入／输出端口，每个都包括用于接收时钟信号的时钟端子，用于接收与用于选择存储单元的时钟信号同步提供的地址信号的地址端子，和用于输入／输出数据信号的数据输入／输出端子；和 多个控制电路，将每个控制电路提供给一个相应的存储芯，并选择从一个输入／输出端口的数据输入／输出端子提供的地址信号，以便存取由选出的地址信号指示的存储单元， 其中如果将指示同一个存储芯的地址信号输入两个或多个输入／输出端口，则与所述 同一个存储芯对应的控制电路使存储芯根据首先接到的地址信号进行操作。
【技术特征摘要】
JP 2000-12-20 387891/2000;JP 2000-12-27 398893/2001. 多端口存储器，它包括具有存储单元的多个存储芯；多个输入/输出端口，每个都包括用于接收时钟信号的时钟端子，用于接收与用于选择存储单元的时钟信号同步提供的地址信号的地址端子，和用于输入/输出数据信号的数据输入/输出端子；和多个控制电路，将每个控制电路提供给一个相应的存储芯，并选择从一个输入/输出端口的数据输入/输出端子提供的地址信号，以便存取由选出的地址信号指示的存储单元，其中如果将指示同一个存储芯的地址信号输入两个或多个输入/输出端口，则与所述同一个存储芯对应的控制电路使存储芯根据首先接到的地址信号进行操作。2. 权利要求1所迷的多端口存储器，其中在时钟信号的用于取得地址信号的这样一个边沿前将地址信号设置为预定设置时间，和所述 控制电路响应在所述时钟信号的边沿前设置的地址信号识别首先接收 的地址信号。3. 权利要求2所述的多端口存储器，其中所述控制电路与由各输 入/输出端口接收的多于一个的所述时钟信号中首先接收的时钟信号 的所述边沿同步地识别首先接收的地址信号。4. 权利要求1所述的多端口存储器，其中任何一个输入/输出端口 都包括一个忙碌端子，用于输出指示所述同 一个存储芯操作的忙碌信 号，该存储芯响应于加到另 一个输入/输出端口的首先接收的地址信 号。5. 权利要求1所述的多端口存储器，其中定义存储芯与各读出放 大器级对应，其中一个读出放大器级的各读出放大器响应地址信号同 时进行操作。6. 权利要求1所述的多端口存储器，其中每个输入/输出端口都包 括一个指令端子，该指令端子与用于控制存储芯操作的时钟信号同步地接收指令信号。7. 权利要求6所述的多端口存储器，其中对于读操作和写操作， 所述指令端子接收用于激活存储芯的一个特定存储区域的有效指令和 一个指示对于特定存储区域或者实施读操作或者实施写操作的动作指令。8. 权利要求7所述的多端口存储器，其中所述地址端子接收分别 与有效指令和动作指令结合的用于选择存储芯中的特定存储区域的地 址信号和用于选择在特定存储区域中的存储单元的地址信号。9. 权利要求7所述的多端口存储器，其中在加上有效指令后的预 定数目的时钟周期中提供动作指令。10. 权利要求1所述的多端口存储器，其中存储单元包括在其中存 储与数据信号值对应的电荷的电容器。11. 权利要求10所述的多端口存储器，其中通过将加到 一个输入/ 输出端口中的地址信号用作刷新地址信号，实施重写电容器中的电荷 的刷新操作。12. 权利要求IO所述的多端口存储器，其中存储单元与位线连接 用于输入/输出数据信号，在读操作和写操作后自动实施用于使位线复 位到预定电压的预充电操作。13. 权利要求12所述的多端口存储器，其中在取得有效指令后的 预定时间中完成读操作和写操作。14. 多端口存储器，包括 具有存储单元的多个存储芯；多个输入/输出端口 ，每个都包括一个用于接收时钟信号的时钟端 子，用于接收与用于选择存储单元的时钟信号同步提供的地址信号的 地址端子，和用于输入/输出数据信号的数据输入/输出端子；和多个控制电路，将每个控制电路提供给一个相应的存储芯，并选 择从一个输入/输出端口中的数据输入/输出端子提供的地址信号，以便 存取由选出的地址信号指示的存储单元，其中如果将指示同一个存储芯的地址信号输入两个或多个输入/输出端口 ，则与所述同 一个存储芯对应的控制电路使存储芯以接收地 址信号的次序进行操作。15.权利要求14所述的多端口存储器，其中每个输入/输出端口都 包括一个用于与控制存储芯操作的时钟信号同步地接收指令信号的指 令端子，其中以比读操作和写操作需要的存储芯的操作周期长两倍或 更多的间隔提供输入到一个输入/输出端口的用于激活存储芯的各所 述指令信号。16. 权利要求15所述的多端口存储器，其中如果不能保证间隔地 将每个所述指令信号输入一个输入/输出端口 ，则使该指令信号无效。17. 权利要求15所述的多端口存储器，其中如果将每个所述指令 信号输入所述输入/输出端口中不同的一些端口，则接受在比两倍操作 周期短的间隔中输入的每个所述指令信号。18. 权利要求14所述的多端口存储器，进一步包括一个用于在其 中存储所述存储单元的数据的緩沖器，其中从所述存储单元读出或写 入所述存储单元的数据通过所述緩冲器在存储单元和数据输入/输出 端子之间传输。19. 权利要求14所述的多端口存储器，其中每个输入/输出端口包 括与用于控制存储芯操作的时钟信号同步地接收指令信号的指令端 子。20. 权利要求19所述的多端口存储器，其中对于读操作和写操作， 所述指令端子接收用于激活存储芯的一个特定存储区域的有效指令和 指示对于这个特定存储区域或者实施读操作或者实施写操作的动作指 令。21. 权利要求20所述的多端口存储器，其中所述地址端子接收分 别与有效指令和动作指令结合的用于选择存储芯中的特定存储区域的地址信号和用于选择在特定存储区域中的存储单元的地址信号。22. 权利要求14所述的多端口存储器，其中存储单元包括用于在 其中存储与数据信号值对应的电荷的电容器。23. 权利要求22所述的多端口存储器，其中存储单元与用于输入/输出数据信号的位线连接，在读搮作和写操作后自动实施用于使位线 复位到预定电压的预充电操作。24. 多端口存储器，包括 具有存储单元的多个存储芯；多个输入/输出端口...
【专利技术属性】
技术研发人员：川崎健一，鎌田心之介，铃木孝章，山崎雅文，松崎康郎，
申请(专利权)人：富士通微电子株式会社，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。