基于动态随机存取存储器核心的多端口存储器制造技术

本发明专利技术提供一种基于动态随机存取存储器核心的多端口存储器。半导体存储器件包括数量为Ｎ的多个外部端口，每个外部端口都接收指令，和一个内部电路，它在输入到一个外部端口的指令的最小时间间隔中至少实施Ｎ次存取操作。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术一般涉及半导体存储器件，特别是涉及装备有多个端口的 半导体存储器。
技术介绍
多端口存储器，它们是装备有多个端口的半导体存储器，可以分 成不同的类型。当下文中使用术语多端口存储器时，它指的是具有 多个端口的存储器，该多端口存储器允许从任何一个端口独立地存取 到一个公共存储器阵列。这样一个存储器可以有一个A端口和一个B 端口 ，并允许对于公共存储器阵列从与A端口链接的CPU和从与B 端口链接的CPU独立地进行读/写操作。一个多端口存储器装备有一个称为判优器的判优电路。判优器确 定从多个端口接收的各存取要求的优先权，存储器阵列的控制电路根 据确定的优先权一个接一个的进行存取操作。例如， 一个存取要求越 早到达一个端口，就会给予该存取越高的优先权。在这种情形中，因为随机地从多个接口存取存储器阵列，所以在 执行了读或写的存取操作后需要立即使存储器阵列复位，从而保证存 储器阵列已经为下一次存取作好了准备。即，如果响应一个来自一个 给定端口的存取使一条字线保持在一个选出的状态，和如一般在4DRAM中使用的列存取操作中那样连续地动移各列地址以便读出连续的数据，则在该操作期间来自另一个端本文档来自技高网...

【技术保护点】
半导体存储器件，包括：　数量为Ｎ的多个外部端口，每个外部端口都接收指令；　数量为Ｎ的多条总线，它们与各个外部端口对应；　多个存储块，它们与Ｎ条总线连接；　一个地址比较电路，它比较由输入到Ｎ个各外部端口中的指令存取的地 址；和　一个判优电路，它确定当所述地址比较电路根据地址比较结果检测到同一个存储块的存取时，执行存取同一个存储块的指令中的哪一个或哪几个和不执行存取同一个存储块的指令中的哪一个或哪几个。

【技术特征摘要】
JP 2000-12-20 387891/2000;JP 2000-12-27 398893/2001. 半导体存储器件，包括数量为N的多个外部端口，每个外部端口都接收指令；数量为N的多条总线，它们与各个外部端口对应；多个存储块，它们与N条总线连接；一个地址比较电路，它比较由输入到N个各外部端口中的指令存取的地址；和一个判优电路，它确定当所述地址比较电路根据地址比较结果检测到同一个存储块的存取时，执行存取同一个存储块的指令中的哪一个或哪几个和不执行存取同一个存储块的指令中的哪一个或哪几个。2. 权利要求1所述的半导体存储器件，其中所述判优电路响应不 执行给定指令的确定结果，输出指示不执行给定指令的信号。3. 权利要求2所述的半导体存储器件，其中从与给定指令对应的 一个端口输出指示不执行给定指令的信号。4. 权利要求1所述的半导体存储器件，其中所述存储块包括基于 动态型存储单元而实现的单元阵列，所述半导体存储器件包括一个刷 新电路，它确定刷新存储单元的定时，其中在第一模式中，响应输入 到N个外部端口中的至少一个端口的刷新指令刷新存储单元，在第二 模式中，在所述刷新电路指示的定时刷新存储单元。5. 权...

【专利技术属性】
技术研发人员：川崎健一，鎌田心之介，铃木孝章，山崎雅文，松崎康郎，
申请(专利权)人：富士通微电子株式会社，
类型：发明
国别省市：JP[日本]