【技术实现步骤摘要】
本专利技术披露一种具有金属栅极晶体管与多晶硅电阻结构的半导体元件 及其制作方法，尤指一种可降低多晶硅电阻结构高度，并使多晶硅电阻顶部 低于金属栅极晶体管顶部的方法。
技术介绍
在半导体产业中，由于多晶硅材料具有抗热性质，因此在制作典型金属氧化物半导体(MOS)晶体管时通常会使用多晶硅材料来制作晶体管的栅极 电极，使其源极与漏极区域得以在高温下一起进行退火。其次，由于多晶硅 能够阻挡以离子注入所^渗杂的原子进入沟道区域，因此在栅极图案化之后能 容易地形成自对准的源极与漏极区域。然而，多晶硅栅极仍有许多缺点。首先，与大多数金属材料相比，多晶 硅栅极是以高电阻值的半导体材料所形成。这造成多晶,圭栅极以比金属栅极 低的速率在操作。为了弥补高电阻与其相应的较低操作速率，多晶硅材料通 常需要大量的昂贵的硅化金属处理，使其操作速率可提升至可接受的范围。其次，多晶硅栅极容易产生空乏效应(depletion effect)。严格来说，目前 多晶硅的掺杂浓度只能达到约2x2。20/cm3到约3x 10,cm3的范围。在栅极 材料中的掺杂浓度需要至少达到5x I021/cm3的条件下...
【技术保护点】
一种制作具有金属栅极晶体管与多晶硅电阻结构的半导体元件的方法，包含有下列步骤： 提供一基底，该基底上定义有一晶体管区以及一电阻区； 形成一多晶硅层于该基底上并覆盖该晶体管区及该电阻区； 去除该电阻区的部分该多晶硅层； 图案化该多晶硅层，并使该电阻区的该多晶硅层表面与该晶体管区的该多晶硅层表面之间具有一高低差 形成至少一个多晶硅栅极于该晶体管区以及一多晶硅电阻于该电阻区；以及 将该多晶硅栅极转换成金属栅极晶体管。
【技术特征摘要】
1.一种制作具有金属栅极晶体管与多晶硅电阻结构的半导体元件的方法，包含有下列步骤提供一基底，该基底上定义有一晶体管区以及一电阻区；形成一多晶硅层于该基底上并覆盖该晶体管区及该电阻区；去除该电阻区的部分该多晶硅层；图案化该多晶硅层，并使该电阻区的该多晶硅层表面与该晶体管区的该多晶硅层表面之间具有一高低差形成至少一个多晶硅栅极于该晶体管区以及一多晶硅电阻于该电阻区；以及将该多晶硅栅极转换成金属栅极晶体管。2. 如权利要求1所述的方法，其中形成至少一个多晶硅栅极于该晶体管 区以及 一 多晶硅电阻于该电阻区的方法包含形成一掩模层于该多晶硅层表面；图案化该掩模层以及该多晶硅层，以形成一第一多晶硅栅极与一第二多 晶硅栅极于该晶体管区以及该多晶硅电阻于该电阻区；形成一轻掺杂漏极于该第一多晶硅栅极与该第二多晶硅栅极周围的该 基底中；分别形成一间隙壁于该第一多晶硅栅极、该第二多晶硅栅极以及该多晶 石圭电阻的侧壁；形成一源极/漏极区域于该晶体管区的各该间隙壁基部的该基底中； 进行一硅化金属工艺，以于该晶体管区的源极/漏极区域基底表面形成一 硅化金属层；形成一层间介电层于该氮化硅层上；以及进行一第一移除工艺，以去除部分的该层间介电层并暴露出该掩模层。3. 如权利要求2所述的方法，其中将该多晶硅栅极转换成金属栅极晶体 管的步骤中包含去除该第一多晶硅栅极与该第二多晶硅栅极，以于该层间介电层中分别 形成一第一开口以及一第二开口；将一第一金属层填入于该第一开口与该第二开口中并覆盖该层间介电层表面；去除该第二开口中的该第一金属层； 填满该第一开口与该第二开口予一第二金属层；以及 进行一第二移除工艺，去除部分该第一金属层与该第二金属层，以于该 晶体管区形成一第 一金属栅极晶体管以及一第二金属栅极晶体管。4. 如权利要求2所述的方法，其中该第一金属栅极晶体管为一 NMOS 晶体管；该第二金属栅极晶体管为一PMOS晶体管。5. 如权利要求4所述的方法，其中该方法于形成该间隙壁前另包含形成 一硅锗层于该PMOS晶体管的该栅极周围的该基底中。6. 如权利要求2所述的方法，其中该第一移除工艺至该晶体管区的该掩 模层表面。7. 如权利要求2所述的方法，其中该第一移除工艺为 一化学机械抛光工 艺或是一蚀刻工艺，直至该电阻区的该掩模层表面。8. 如权利要求7所...
【专利技术属性】
技术研发人员：陈奕文，程立伟，许哲华，尤志豪，周正贤，赖建铭，蒋天福，林建廷，马光华，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。