一种平面显示装置，包括数组基板，数组基板包括多条栅极线、多条数据线与多个次画素。次画素区分成多个第一次画素单元与多个第二次画素单元，各第一次画素单元与各第二次画素单元分别包括三个以上的次画素。设置于任两相邻的数据线之间的第一次画素单元与第二次画素单元以交替方式排列，且第一次画素单元与两相邻的数据线的其中一者电性连接，而第二次画素单元与两相邻的数据线的其中另一者电性连接。
【技术实现步骤摘要】
数组基板以及平面显示装置
本专利技术关于一种平面显示装置，尤指一种具有低串音(crosstalk)效应的平面显 示装置。
技术介绍
平面显示装置依据驱动模式的不同，主要可区分为单栅型(single-gate)平面显 示装置与三栅型(tri-gate)平面显示装置两种。在相同的分辨率下，相较于单栅型平面显 示装置，三栅型平面显示装置的栅极线数目增加为三倍，而数据线数目则縮减为三分之一， 因此三栅型平面显示装置使用较多的栅极驱动芯片与较少的源极驱动芯片。由于栅极驱 动芯片的成本与耗电量均较源极驱动芯片低，因此三栅型平面显示装置可降低成本及耗电 尽管具有低成本与低耗电的优点，现有三栅型平面显示装置的显示品质仍有待进 一步的提升。
技术实现思路
本专利技术的目的之一在于提供一种平面显示装置，以提升显示品质。 本专利技术的一较佳实施例提供一种数组基板，数组基板包括多条栅极线、多条数据线与多个次画素。数据线与栅极线交叉而形成多个次画素区。次画素分别设置于相对应的各次画素区内。次画素区分成多个缓冲次画素单元、多个第一次画素单元与多个第二次画素单元，各第一次画素单元与各第二次画素单元分别具有A个次画素，各缓冲次画素单元具有B个次画素，其中A为大于等于3的正整数，B为小于A的正整数。各缓冲次画素单元设置于任两相邻的数据线之间且对应于各数据线的一端点，第一次画素单元与第二次画素单元设置于任两相邻的数据线之间且接续各缓冲次画素单元沿数据线延伸的方向排列。设置于任两相邻的数据线之间的第一次画素单元与第二次画素单元以交替方式排列，且第一次画素单元与两相邻的数据线的其中一者电性连接，而第二次画素单元与两相邻的数据线的其中另一者电性连接。 本专利技术的另一较佳实施例提供一种数组基板，数组基板包括多条栅极线、多条数 据线与多个次画素。数据线与栅极线交叉而形成多个次画素区。次画素分别设置于相对应 的各次画素区内。次画素区分成多个第一次画素单元与多个第二次画素单元，各第一次画 素单元与各第二次画素单元分别具有A个次画素，其中A为大于等于3的正整数。第一次 画素单元与第二次画素单元设置于任两相邻的数据线之间并沿数据线的方向排列。设置于 任两相邻的数据线之间的第一次画素单元与第二次画素单元以交替方式排列，且第一次画 素单元与两相邻的数据线的其中一者电性连接，而第二次画素单元与两相邻的数据线的其 中另一者电性连接。各第一次画素单元的A个次画素具有C种颜色，各第二次画素单元的A 个次画素具有C种颜色，其中C为大于等于3的正整数且为A的因子。各第一次画素单元 的A个次画素与各第二次画素单元的A个次画素具有相同的颜色排列顺序。 本专利技术的又一较佳实施例提供一种平面显示装置，包括上述任一种数组基板。 本专利技术的平面显示装置的数组基板将位于两相邻的数据线之间的次画素区分为 包括三个以上的次画素的第一次画素单元与包括三个以上的次画素的第二次画素单元，其 中第一次画素单元与第二次画素单元分别与不同的数据线电性连接，藉此于显示垂直条状 图形画面时，可大幅减少因数据信号的高_低位准变化对共通信号产生的耦合效应，故可 有效减少串音效应的产生，而可提升显示品质。附图说明 图1绘示了本专利技术的第一较佳实施例的数组基板的示意图。 图2绘示了本实施例的数组基板应用于平面显示装置于显示垂直条状图形画面 的示意图。 图3绘示了本实施例的数组基板应用于平面显示装置于显示垂直条状图形画面 时数据线的信号与共通线的信号的示意图。 图4绘示了本专利技术的第二较佳实施例的数组基板的示意图。 图5绘示了本专利技术的第三较佳实施例的数组基板的示意图。 图6绘示了本专利技术的第四较佳实施例的数组基板的示意图。 图7绘示了本专利技术的第五较佳实施例的数组基板的示意图。 图8绘示了本专利技术的第六较佳实施例的数组基板的示意图。 图9绘示了本专利技术的第七较佳实施例的数组基板的示意图。 图10绘示了本专利技术的第八较佳实施例的数组基板的示意图。 图11绘示了本专利技术的第九较佳实施例的平面显示装置的示意图。 主要组件符号说明1平面显示装置2数组基板3对向基板4液晶层10数组基板12显示画素14缓冲次画素单元16第一次画素单元18第二次画素单元40数组基板50数组基板60数组基板70数组基板80数组基板90数组基板100数组基板R红色次画素G绿色次画素B蓝色次画素W白色次画素Gi， G2， …，GN栅极线 Dp",…，Dm数据线具体实施方式为使熟习本专利技术所属
之一般技艺者能更进一步了解本专利技术，下文特列举 本专利技术的较佳实施例，并配合所附图式，详细说明本专利技术的构成内容及所欲达成的功效。另 外，下文的实施例以三栅型平面显示装置例如三栅型液晶显示装置为例说明本专利技术的平面 显示装置，但本专利技术的平面显示装置并不以此为限，而可为各式平面显示装置。 请参考图1。图l绘示了本专利技术的第一较佳实施例的数组基板的示意图。如图l所 示，本实施例的数组基板10包括多条栅极线GpG2，…，Gw、多条大体上与栅极线GpG2，…， G,垂直设置的数据线D" D2，…，Dp多个开关(未标号)与对应的栅极线和数据线电性连 接、多个画素电极(未标号)与对应的开关电性连接，以及多个显示画素12。开关比如为薄 膜晶体管。各显示画素12包括多个用以显示C种不同颜色的画面且沿数据线延伸的方向 排列的次画素。例如在本实施例中，各显示画素12包括三种用以显示不同颜色的画面的次 画素，例如一红色次画素R、一绿色次画素G与一蓝色次画素B，其中次画素的排列以红色次 画素R、绿色次画素G与蓝色次画素B的颜色排列顺序排列，但各显示画素12的次画素数目 与颜色排列并不以此为限。栅极线Gp^，…，G,与数据线D"D2，…，Dm彼此交叉而形成多 个次画素区，且各显示画素12的次画素分别设置于相对应的各次画素区内。 在本实施例中，所有的次画素依据功能与连接方式不同可另区分成多个缓冲次画 素单元14、多个第一次画素单元16与多个第二次画素单元18。各第一次画素单元16与各 第二次画素单元18分别具有A个次画素，各缓冲次画素单元14具有D个次画素，其中A等 于大于等于3的正整数，且D等于小于A的正整数，以本实施例来说，如图1所示，A等于3， D等于2，但不以此为限。此外，各第一次画素单元16的A个次画素具有C种颜色，且各第 二次画素单元18的A个次画素亦具有C种颜色，其中C等于大于等于3的正整数并为A的 因子，且各第一次画素单元16的A个次画素与各第二次画素单元18的A个次画素具有相 同的颜色排列顺序。在本实施例中，A等于3、D等于2且C等于3，但不以此为限。此外， 各缓冲次画素单元14设置于任两相邻的数据线之间且对应于各数据线的端点，亦即各缓 冲次画素单元14设置于各栏的次画素的起始的位置，而第一次画素单元16与第二次画素 单元18设置于任两相邻的数据线之间且接续各缓冲次画素单元14沿数据线延伸的方向排 列。缓冲次画素单元14的配置用来依照设计者的需求，来偏移(offset)或调整实际显示 画面的第一个次画素为何种颜色，详细而言，如图1所示，显示画素12的次画素的颜色顺序 由上而下均为红绿蓝色依序循环，当我们选择缓冲次画素单元14具有两个次画素时(红色 次画素R以及绿色次画素G)，与本文档来自技高网...
【技术保护点】
一种数组基板，包括： 多条栅极线； 多条数据线，与所述栅极线交叉而形成多个次画素区；以及 多个次画素，分别设置于相对应的各该次画素区内； 其中所述次画素区分成多个缓冲次画素单元、多个第一次画素单元与多个第二次画素单元，各该第一次画素单元与各该第二次画素单元分别具有Ａ个次画素，各该缓冲次画素单元具有Ｄ个次画素，Ａ为大于等于３的正整数，Ｄ为小于Ａ的正整数，各该缓冲次画素单元设置于任两相邻的数据线之间且对应于各该数据线之一端点，所述第一次画素单元与所述第二次画素单元设置于任两相邻的数据线之间且接续各该缓冲次画素单元沿该数据线延伸的方向排列，设置于任两相邻的数据线之间的所述第一次画素单元与所述第二次画素单元以交替方式排列，且所述第一次画素单元与两相邻的数据线的其中一者电性连接，而所述第二次画素单元与两相邻的数据线的其中另一者电性连接。
【技术特征摘要】
【专利技术属性】
技术研发人员：廖一遂，陈建良，萧开元，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：71[]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。