液晶显示器的栅极线驱动装置制造方法及图纸

本发明专利技术涉及一种液晶显示器的栅极线驱动装置，包括多个移位寄存器，每个移位寄存器包括时钟输入端子、电压端子、置位端子、复位端子、进位端子和输出端子；所述多个移位寄存器依次串连在一起，每个移位寄存器包括电荷共享器件，所述移位寄存器的输出端子通过电荷共享器件和当前行栅极线相连，每个移位寄存器的电荷共享器件依次导通，当所述移位寄存器的输出端子为高电平时，所述电荷共享器件处于导通状态，导通时间小于等于高电平持续时间。本发明专利技术提供的液晶显示器的栅极线驱动装置，能够输出可调的削角驱动信号，解决电容耦合与ＲＣ延迟引起的面板显示质量下降问题。

Gate line driving device for liquid crystal display

Gate line driving device of the invention relates to a liquid crystal display, which comprises a plurality of shift registers, each shift register comprises a clock input terminal, a voltage terminal, a terminal, terminal, carry reset terminal and an output terminal; wherein a plurality of shift registers connected in series with each shift register comprises a charge sharing device, the the shift register output terminal device and the current gate line is connected through charge sharing, the charge of each shift register sharing device are conducted, when the output terminal of the shift register is high when the charge sharing device is communicated and conduction time is less than or equal to the duration of the high voltage level. The grid line driving device of the liquid crystal display provided by the invention can output adjustable angular drive signals to solve the problem of the panel display quality degradation caused by the capacitance coupling and the RC delay.

【技术实现步骤摘要】

本专利技术涉及一种液晶显示器的栅极线驱动装置，特别是涉及一种改善栅极线 驱动信号的液晶显示器的栅极线驱动装置。
技术介绍
随着非晶硅技术的发展，将栅极驱动器嵌入到液晶面板中的技术已经得到广泛研究。使用该种结构，可以节省栅极驱动ic，免去模组组装工序，极大的降低 了液晶显示屏的成本。图1为现有技术的栅极驱动器框图，请参见图1，现有栅极驱动器包括多个级ST1、 ST2、…、STn+l，以级联方式相互连接，顺序输出栅极信号Goutl、 Gout2、、 Goutn+l。时钟信号CK和栅极直流参考电压Vss连接到每一行移位寄存器。每级 移位寄存器包括时钟端子CK、电源电压端子GV、复位端子R、置位端子S、栅极 输出端子0UT1和进位输出端子0UT2。第一移位寄存器ST1的置位端子S输入起始脉冲STV，其余移位寄存器ST2至 STn的置位端子S与前一个移位寄存器的进位输出端子0UT2相连。栅极输出端子 0UT1输出栅极扫描信号到各级栅极线，同时连接到上一行的复位端子R，输入复 位信号。STn+l为dummy移位寄存器，不输出信号到栅极线，主要给上一行STn提 供复位信号，同时输入起始脉冲STV作为STn+l的复位信号。在时钟信号的控制下，起始脉冲信号STV触发第一移位寄存器ST1，后者移位 后输出Goutl，同时通过0UT2输出进位信号触发第二移位寄存器ST2， ST2移位输 出Gout2，同时通过0UT2输出进位信号触发第三移位寄存器ST3以及输入复位信 号至第一移位寄存器到ST1，…，各级移位寄存器依次移位输出栅极扫描信号，如 图2所示。上述时钟信号等输入信号都是以方波形式实现，得到的输出信号也为方波信 号，随着面板尺寸加大，信号延迟(RC delay)现象越来越严重，同时面板的电 容耦合效应也不可忽视，因而引起面板显示质量下降。
技术实现思路
本专利技术所要解决的技术问题是提供一种栅极线驱动装置，能够输出可调的削角驱动信号，解决电容耦合与RC延迟引起的面板显示质量下降问题。本专利技术为解决上述技术问题而采用的技术方案是提供一种栅极线驱动装置， 包括多个移位寄存器，每个移位寄存器包括时钟输入端子、电压端子、置位端子、复位端子、进位端子和输出端子；所述多个移位寄存器依次串连在一起，其中，第一行移位寄存器的置位端子 与初始脉冲相连，其余移位寄存器的置位端子与上一行移位寄存器的进位端子相 连，每个移位寄存器的复位端子与下一行移位寄存器的进位端子相连；每个移位寄存器的时钟输入端子和时钟信号线相连，电压端子和直流参考电 压信号线相连，输出端子和当前行栅极线相连，每个移位寄存器依次移位输出栅 极线驱动信号；其中，每个移位寄存器包括电荷共享器件，所述移位寄存器的输出端子通过 电荷共享器件和当前行栅极线相连，每个移位寄存器的电荷共享器件依次导通， 当所述移位寄存器的输出端子为高电平时，所述电荷共享器件处于导通状态，导 通时间小于等于高电平持续时间。上述的栅极线驱动装置，所述电荷共享器件为TFT器件，所述TFT器件包括 栅极，源极和漏极，所述TFT器件的栅极和共享控制信号线相连，源极和直流参 考电压信号线相连，漏极和所述移位寄存器的输出端子及当前行栅极线相连。上述的栅极线驱动装置，所述电荷共享器件为TFT器件，所述TFT器件包括 栅极，源极和漏极，所述TFT器件的栅极和共享控制信号线相连，源极和电荷共 享电压信号线相连，漏极和所述移位寄存器的输出端子及当前行栅极线相连，所 述共享控制信号线和电荷共享电压信号线上的信号相反。本专利技术对比现有技术有如下的有益效果本专利技术提供的栅极线驱动装置，通 过电荷共享器件调节栅极线驱动信号，从而得到可调的削角驱动信号，解决电容 耦合与RC延迟引起的面板显示质量下降问题。附图说明图1是现有技术的栅极驱动器框图；4图2是现有技术的栅极驱动器电压波形图； 图3是本专利技术的栅极驱动器的框图； 图4是本专利技术的电荷共享器件(CS)结构示意图; 图5是图3的驱动电压波形图；图6是本专利技术的另一实施例的栅极驱动器的框图; 图7是图6的驱动电压波形图。具体实施方式下面结合附图及典型实施例对本专利技术作进一步说明。图3是本专利技术的栅极驱动器的框图。请参见图3,本专利技术的栅极线驱动装置包括多个移位寄存器ST1、 ST2、…、 STn+l，每个移位寄存器包括时钟输入端子CK、电压端子GV、置位端子S、复位端 子R、进位端子0UT1和输出端子0UT2。每个移位寄存器的时钟输入端子CK和时钟信号线相连，电压端子GV和直流 参考电压信号线Vss相连，输出端子OUTl和当前行栅极线Gouti相连，i为自然 数；所述多个移位寄存器依次串连在一起，其中，第一行移位寄存器的置位端子 与初始脉冲STV相连，其余移位寄存器的置位端子与上一行移位寄存器的进位端 子相连；栅极驱动器包括多个级ST1、 ST2、…、STn+l，以级联方式相互连接，顺序输 出栅极信号Goutl、 Gout2、…、Goutn+l。时钟信号CK和直流参考电压Vss连接 到每一行移位寄存器。每级移位寄存器包括时钟端子CK、电源电压端子GV、复位 端子R、置位端子S、栅极输出端子0UT1和进位输出端子0UT2。第一移位寄存器ST1的置位端子S输入起始脉冲STV，其余移位寄存器ST2至 STn的置位端子S与前一行移位寄存器的进位输出端子0UT2相连，0UT2同时连接 到上一行移位寄存器的复位端子R，输入复位信号。栅极输出端子0UT1信号到各 级电荷共享装置(CS) ， STn+l为dummy移位寄存器，不输出信号到栅极线，主要 给上一行移位寄存器STn提供复位信号，同时输入起始脉冲STV作为STn+l的复 位信号。现有技术中，每个移位寄存器的复位端子R和下一行的移位寄存器的输出端 子0UT1或进位端子0UT2相连，本专利技术中由于对输出端子0UT1上的信号进行了削 角信号调制，为了不影响复位功能，每个移位寄存器的复位端子R优选和下一行 的移位寄存器的进位端子0UT2相连。本专利技术与现有技术相比，增加了一个电荷共享装置(CS)，以及一个电荷共 享控制信号(CSH)。其中，电荷共享装置接入直流参考电压Vss、电荷共享控制 信号CSH和移位寄存器栅极输出信号，经过电荷共享实现削角之后输出至栅极线。 移位寄存器的复位信号接入下一行移位寄存器的输出信号0UT2，以保证器件稳定 工作。图4是本专利技术的电荷共享器件(CS)结构示意图。请参见图4，本专利技术的电荷共享器件为一个TFT，连接输出信号0UT1和直流 参考电压Vss，通过共享控制信号(CSH)控制电荷的共享。CSH处于高电平时，TFT打开，Vss输入到OUTl，在栅极高电平信号输出时， 拉低输出电压，从而得到带削角的栅极电压Gout,栅极低电平输出时，可保持栅 极输出信号处于低电平，过滤杂讯。其中，共享控制信号CSH通过时钟控制电路得到，其脉冲宽度可以由计数单 元控制在时钟电路中调整，从而可根据需要调整削角宽度。图5为本专利技术得到的输出波形图。如图示，得到了带削角的输出信号，通过 共享控制信号CSH的控制，可以调整削角的宽度。图6是本专利技术的另一实施例的栅极驱动器的框图；图7是图6的驱动电压波 形图。请参见图6和图7，该实施例与上一实施例的区别在于单独提供本文档来自技高网...

【技术保护点】
一种液晶显示器的栅极线驱动装置，包括：　多个移位寄存器，每个移位寄存器包括时钟输入端子、电压端子、置位端子、复位端子、进位端子和输出端子；　所述多个移位寄存器依次串连在一起，其中，第一行移位寄存器的置位端子与初始脉冲相连，其余移位寄存器 的置位端子与上一行移位寄存器的进位端子相连，每个移位寄存器的复位端子与下一行移位寄存器的进位端子相连；　每个移位寄存器的时钟输入端子和时钟信号线相连，电压端子和直流参考电压信号线相连，输出端子和当前行栅极线相连，每个移位寄存器依次移位输出 栅极线驱动信号；　其特征在于，每个移位寄存器包括电荷共享器件，所述移位寄存器的输出端子通过电荷共享器件和当前行栅极线相连，每个移位寄存器的电荷共享器件依次导通，当所述移位寄存器的输出端子为高电平时，所述电荷共享器件处于导通状态，导通时间小 于等于高电平持续时间。

【技术特征摘要】
1、一种液晶显示器的栅极线驱动装置，包括多个移位寄存器，每个移位寄存器包括时钟输入端子、电压端子、置位端子、复位端子、进位端子和输出端子；所述多个移位寄存器依次串连在一起，其中，第一行移位寄存器的置位端子与初始脉冲相连，其余移位寄存器的置位端子与上一行移位寄存器的进位端子相连，每个移位寄存器的复位端子与下一行移位寄存器的进位端子相连；每个移位寄存器的时钟输入端子和时钟信号线相连，电压端子和直流参考电压信号线相连，输出端子和当前行栅极线相连，每个移位寄存器依次移位输出栅极线驱动信号；其特征在于，每个移位寄存器包括电荷共享器件，所述移位寄存器的输出端子通过电荷共享器件和当前行栅极线相连，每个移位寄存器的电荷共享器件依次导通，当所述移位寄存器的输出...

【专利技术属性】
技术研发人员：黄秋平，
申请(专利权)人：上海广电光电子有限公司，
类型：发明
国别省市：31[]