自对准形成齐纳二极管的方法技术

本发明专利技术公开了一种自对准形成齐纳二极管的方法，包括如下步骤：第１步，在硅衬底上生长一层氧化硅；第２步，采用离子注入工艺向硅衬底注入Ｐ型杂质，形成Ｐ阱；第３步，在硅片表面淀积一层多晶硅，再刻蚀该层多晶硅形成多晶硅残留；第４步，采用离子注入工艺在多晶硅残留的一侧注入Ｎ型杂质，形成Ｎ型重掺杂区；第５步，采用离子注入工艺在多晶硅残留的另一侧注入Ｐ型杂质，形成Ｐ型重掺杂区。本发明专利技术开发出了非离子注入方式调节齐纳二极管击穿电压的新方法，实现了在固定剂量下制作出不同击穿电压的齐纳二极管，无需通过额外的一次光刻和离子注入，从而降低了制作成本。

【技术实现步骤摘要】

本专利技术涉及一种齐纳二极管的制备方法。
技术介绍
齐纳二极管(zener diode)又称稳压二极管，是一种主要工作在反向导通状态的PN结二极管。齐纳二极管的击穿电压取决于耗尽区的宽度，耗尽区越宽，击穿电压越高；耗尽区越窄，击穿电压越低。而耗尽区宽度又取决于P型半导体和N型半导体的掺杂浓度，掺杂越轻，耗尽区越宽；掺杂越重，耗尽区越窄。 传统的齐纳二极管的制备方法，包括如下步骤 第1步，请参阅图la，在硅衬底10上生长一层氧化硅11 ; 第2步，请参阅图lb，采用离子注入工艺向硅衬底10注入P型杂质，形成P阱12 ;常用的P型杂质为硼； 第3步，请参阅图lc，采用离子注入工艺向P阱12注入N型杂质，形成N型重掺杂区13 ;常用的N型杂质为磷、砷、锑； 第4步，请参阅图ld，采用离子注入工艺向P阱12注入P型杂质，形成P型离子注入区14 ;P型离子注入区14或者紧邻N型重掺杂区13，或者与N型重掺杂区13有部分重叠，重叠区域为交叠区15 ; 上述方法的第3步中，通过控制P型离子注入的剂量，即可控制PN结的耗尽区的宽度，从而可控制齐纳二极管的击穿电压。但是为了进行该步P型离子注入，需要一块单独的光罩掩模版，进行一次光刻工艺和一次离子注入工艺，这便增加了齐纳二极管制备的工序和成本。
技术实现思路
本专利技术所要解决的技术问题是提供一种，该方法可以节省工序，节约成本。 为解决上述技术问题，本专利技术包括如下步骤 第1步，在硅衬底上生长一层氧化硅； 第2步，采用离子注入工艺向硅衬底注入P型杂质，形成P阱； 第3步，在硅片表面淀积一层多晶硅，再刻蚀该层多晶硅形成多晶硅残留； 第4步，采用离子注入工艺在多晶硅残留的一侧注入N型杂质，形成N型重掺杂区； 第5步，采用离子注入工艺在多晶硅残留的另一侧注入P型杂质，形成P型重掺杂区。 本专利技术开发出了非离子注入方式调节齐纳二极管击穿电压的新方法。该方法实现了在固定剂量的P型和N型离子注入条件下制作出不同击穿电压的齐纳二极管，减少了传统齐纳二极管击穿电压的调节需要通过额外的一次光刻和离子注入，从而降低了制作成本。附图说明 下面结合附图和实施例对本专利技术作进一步详细的说明 图la 图Id是现有的齐纳二极管制备方法各步骤的硅片剖面示意图； 图2a 图2c是本专利技术各步骤的硅片剖面示意图； 图3a、图3b分别是现有工艺制备的齐纳二极管、和本专利技术制备的齐纳二极管的耗尽区示意图； 图4a 图4c是按照本专利技术所述方法但具有不同多晶硅残留宽度对应的齐纳二极管的耗尽区示意图。 图中附图标记为10-硅衬底；ll-氧化层；12-P阱；13-N型重掺杂区；14-P型离子注入区；15-交叠区；16-多晶硅残留；17-氮化硅侧墙；18-N型重掺杂区；19-P型重掺杂区。具体实施例方式本专利技术，包括如下步骤 第1步，请参阅图la，在硅衬底10上生长一层氧化硅11 ; 第2步，请参阅图lb，采用离子注入工艺向硅衬底10注入P型杂质，形成P阱12 ; 第3步，请参阅图2a，在硅片表面淀积一层多晶硅，再刻蚀该层多晶硅形成多晶硅残留16 ;例如，淀积可采用低压化学气相淀积(LPCND)，刻蚀可采用干法等离子体刻蚀； 第4步，请参阅图2b，采用离子注入工艺在多晶硅残留16的一侧注入N型杂质，形成N型重掺杂区18 ;其余区域上方可由光刻胶覆盖； 第5步，请参阅图2c，采用离子注入工艺在多晶硅残留16的另一侧注入P型杂质，形成P型重掺杂区19 ;其余区域上方可由光刻胶覆盖。 请参阅图2c，多晶硅残留16的宽度为a，N型重掺杂区18的结深为b，P型重掺杂区19的结深为c (该处P型重掺杂区19深入P阱12的结深，理解为P型重掺杂区19在P阱12的射程)。本专利技术要求a《b+c。 请参阅图3a和图3b，图3a是现有工艺制备的齐纳二极管的耗尽区的示意图，图3b是本专利技术形成的齐纳二极管的耗尽区的示意图，均由TCAD软件模拟。其中实线为PN冶金结，虚线为耗尽区的边界。PN冶金结大致可分为竖直部分和水平部分。图3a中，竖直部分是图ld所示的N型重掺杂区13和P型离子注入区14之间的PN结，水平部分是图ld所示的N型重掺杂区13和P阱12之间的PN结。图3b中，竖直部分是图2d所示的N型重掺杂区18和P型重掺杂区19之间的PN结，水平部分是图2d所示的N型重掺杂区18和P阱12之间的PN结。通常竖直部分比水平部分的耗尽区宽度要窄，最窄部分的耗尽区宽度决定了齐纳二极管的击穿电压。显然，图3a中竖直部分和水平部分的耗尽区宽度相差较大，图3b中竖直部分和水平部分的耗尽区宽度相差不大，因此本专利技术形成的齐纳二极管具有更好的形貌。 请参阅图4a至图4c，这是本专利技术制备的齐纳二极管的耗尽区示意图，均由TCAD软件模拟。其中实线为PN冶金结，虚线为耗尽区的边界。图4a至图4c中N型离子注入和P型离子注入的掺杂剂量均相同，区别仅为多晶硅残留的宽度。图4a至图4c中多晶硅残留的宽度分别为0. 1 ii m、0. 2 ii m和0. 3 ii m。显然，在N型离子注入和P型离子注入的剂量相同的前提下，多晶硅残留的宽度越大，齐纳二极管的耗尽区越宽，因而齐纳二极管的击穿电压也就越大。由TCAD软件模拟可得图4a至图4c中齐纳二极管的击穿电压分别是4. 3V、6. 5V和9. IV。因此在本专利技术第3步中，通过控制多晶硅残留的宽度，即可控制PN结的耗尽区的宽度，从而控制齐纳二极管的击穿电压。 通常在一整片硅片上有许多器件，而晶体管又是最常见的半导体器件。本专利技术可以自然融合到晶体管的制造工艺之中，无需增加任何额外步骤。例如，本专利技术第1步、第2步同样适用于晶体管制造工艺，本专利技术第3步相当于晶体管的多晶硅栅刻蚀，本专利技术第4步、第5步可以采用晶体管的源漏离子注入工艺。这样，本专利技术不需要额外的光罩掩模版，也不需要额外的光刻和离子注入工艺，即可制造自对准的齐纳二极管。 在本专利技术所述方法的第3步和第4步之间，还可以包括一形成氮化硅侧墙的步骤。即先在硅片表面淀积一层氮化硅，再反刻该层氮化硅，在多晶硅残留的两侧留下氮化硅侧墙。接着在多晶硅残留的两侧的氮化硅侧墙的外侧分别注入N型杂质和P型杂质。增加该步骤可以与现有的晶体管制造工艺更兼容。但是，在多晶硅残留两侧增加氮化硅侧墙后，相当于增大了多晶硅残留的宽度，因此需要相应地增加N型和P型离子注入的剂量。若多晶硅残留和两侧氮化硅侧墙的总宽度为a'，则本专利技术要求a'《b+c。 传统的齐纳二极管制备，通过控制离子注入剂量来控制击穿电压，本专利技术则仅需对多晶硅残留的宽度进行控制，即可控制击穿电压。例如，通常晶体管的源漏离子注入剂量是固定的，即本专利技术第4步和第5步中N型和P型离子注入剂量是固定的，此时若采用现有工艺制备齐纳二极管，必定需要增加额外的离子注入步骤以便调节击穿电压。而采用本专利技术所述方法只需调整刻蚀后的多晶硅残留的宽度，即可方便地在现有工艺的各步骤之中制造齐纳二极管。 本专利技术形成的齐纳二极管的击穿电压，不仅和第3步刻蚀的多晶硅残留的宽度有关，还和第4步、第5步离子注入的剂量有关。在多晶硅残留的宽度不变的前提下，离子注入的剂量越大，耗尽区越窄，齐纳二极管的击穿电压越小。权利要求一种，其特征是所述方法包括如下步骤第1步，在硅衬底上生长一层本文档来自技高网...

【技术保护点】
一种自对准形成齐纳二极管的方法，其特征是：所述方法包括如下步骤：第１步，在硅衬底上生长一层氧化硅；第２步，采用离子注入工艺向硅衬底注入Ｐ型杂质，形成Ｐ阱；第３步，在硅片表面淀积一层多晶硅，再刻蚀该层多晶硅形成多晶硅残留；第４步，采用离子注入工艺在多晶硅残留的一侧注入Ｎ型杂质，形成Ｎ型重掺杂区；第５步，采用离子注入工艺在多晶硅残留的另一侧注入Ｐ型杂质，形成Ｐ型重掺杂区。

【技术特征摘要】

【专利技术属性】
技术研发人员：钱文生，吕赵鸿，
申请(专利权)人：上海华虹NEC电子有限公司，
类型：发明
国别省市：31[中国|上海]