公开了用于串联连接的多（N）个LED的瞬态电压抑制器电路。仅仅产生一个齐纳二极管以用于到LED之间的每个节点的连接，并且将一对齐纳二极管（“末端”齐纳二极管）连接到串联串的两个引脚（阳极和阴极焊盘）。因此，仅仅使用N+1个齐纳二极管。末端齐纳二极管（Q1和Qn+1）有效地跨两个引脚产生背靠背齐纳二极管，因为齐纳二极管共享公共p+衬底。末端齐纳二极管Q1和Qn+1的n+区域具有最高击穿电压要求并且必须被相对较远地分开放置。中间齐纳二极管的相邻n+区域具有低得多的击穿电压要求，因此可以被紧密地放置在一起。由于存在较少的齐纳二极管并且其间距可以是小的，所以可以将齐纳二极管放置在非常小的覆盖区内，或者其可以更大以获得更好的抑制器性能。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及发光二极管(LED)，并且特别地涉及提供用于保护串联连接的LED免受瞬态高压的齐纳二极管网络。
技术介绍
通过将背靠背齐纳二极管与LED并联地连接来保护LED免受静电放电(ESD)或其它高压瞬态信号是常见的。如果LED两端的反向电压高于齐纳击穿电压，则电流通过齐纳二极管旁路至电源并且LED受到保护。这样的保护电路称为瞬态电压抑制器(TVS)。将LED管芯串联地互连，使得每个LED下降正向电压并且LED在相同的电流下工作是常见的。产生高电压和低电流比高电流和低电压更加高效。这样的串联连接在诸如照明和背光的高亮度应用中是常见的。可以将许多LED管芯串联连接，以便将其直接连接到 120v AC市电电压。现有技术图1举例说明了处于串联连接中的每个LED管芯被相同的一组背靠背齐纳二极管保护。在图1中，用二极管Dl Dn来表示LED管芯，并用Ql Q2n来表示齐纳二极管。通过跨引脚1和2施加比LED的正向电压降的和更大的电压来接通该串LED。用于接通InGaN LED的最大正向电压降为约4 5伏。由于每组齐纳二极管是相同的，所以每个齐纳二极管必须具有高于所有LED的最大组合正向电压的击穿电压，以便不在正常工作条件下击穿。在硅衬底12 (也称为基板)中形成齐纳二极管是已知的，串联连接的多个LED管芯安装在所述衬底上。衬底12具有在其顶面之上的电介质层(例如氧化物)和在电介质层之上的顶部金属图案，其将LED电极互连以形成串联互连。金属图案还将齐纳二极管连接到 LED电极。金属图案在硅衬底上提供引线或焊盘以用于连接到电源或用于连接到具有附加串联连接的LED的另一衬底。图2举例说明了与LED (例如Dl)并联的背靠背齐纳二极管(例如图1中的Ql和 Q2)的形成。典型地，通过ρ+硅衬底12中的离子注入η+区域16和18来形成齐纳二极管 Ql和Q2。离子注入掺杂水平对于图1中的所有齐纳二极管而言是相同的，并且这些齐纳二极管具有相同的击穿电压。区域16和18之间的距离d (d对于所有齐纳二极管对而言是相同的)必须足够大，使得在齐纳二极管击穿之前不发生骤回(snapback)现象。骤回现象是区域16和18之间的一种击穿形式。在骤回中，由η+区域16、ρ+衬底12和η+区域18 形成的寄生NPN晶体管在足够的载流子由于ESD事件或过电压而被注入到ρ+衬底基极中时导通。当NPN晶体管导通时，电流在区域16和18之间流动，导致更多的载流子被注入到基极中。这产生正反馈，并且NPN晶体管锁定，促使甚至更多的载流子流动。这形成与LED 并联的旁路路径，其浪费功率并且影响总体LED性能。通过增加η+区域之间的距离，NPN晶体管的增益由于有限的载流子寿命而被大大地减小，这防止了正反馈的发生，因此防止了骤回。区域16和18的宽度W直接影响通过齐纳二极管对的串联电阻。期望的是电阻是低的，使得电压一超过击穿电压，齐纳二极管就快速地传导高电流。高值串联电阻(W是小的)限制通过齐纳二极管的电流，因此，LED管芯具有针对高压瞬态信号的较少保护。用于每个LED管芯形成两个齐纳二极管的可用硅衬底面积是有限的，对于具有小覆盖区(footprint)(例如Imm2)的多结LED管芯而言，尤其如此。典型地，在齐纳二极管所保护的LED管芯下面或紧挨着形成每组齐纳二极管。当越来越多的LED结被串联地连接时， 电源电压必须增加。随着工作电压增加，衬底P掺杂必须减小以实现要求的齐纳击穿电压的增加。这要求齐纳二极管之间的较大的最小间距d以避免在齐纳二极管对击穿之前发生骤回，因为需要用较少的电荷来形成通过齐纳二极管区域之间的衬底的电流路径。因此，当 LED管芯在小覆盖区(例如Imm2)内的硅衬底上被串联连接时，根据原则上用于LED的良好瞬态电压保护的设计规则，管芯下面的用于形成齐纳二极管的硅表面面积可能是不足的。在处理硅衬底(晶片)以产生齐纳二极管和金属化图案之后，例如通过使用超声波结合将LED电极结合到衬底焊盘而将LED管芯安装到衬底上。典型地，LED是倒装芯片，两个电极在底部上形成，并且光从顶面发射。然后，例如通过激光剥离或其它众所周知的技术从LED的顶面去除生长衬底(例如蓝宝石)。这使LED的顶部η层暴露。已知的是对暴露的η层进行精确的粗糙化以增加光提取(减少内反射)。蚀刻LED 表面以使其粗糙化的一种方式是执行光电化学蚀刻(PEC蚀刻)。PEC蚀刻对于GaN LED而言是众所周知的。在一种类型的PEC蚀刻工艺中，LED的顶面被电偏置，并且LED被放置在包含偏置电极的电解质溶液(例如Κ0Η)中。然后，使LED暴露于紫外光。UV光在GaN中产生电子_空穴对，并且空穴通过扩散且在电场的影响下迁移到表面。空穴与表面处的GaN 和电解质反应而破坏GaN的键，导致受控的表面粗糙化。蚀刻还去除在生长衬底/n层界面附近产生的损坏的GaN。由于当连接到η电极的齐纳二极管(例如图1中的Q2)被正向偏置时P+硅衬底电连接到LED (例如图1中的Dl)的暴露η层，所以在PEC蚀刻期间可以通过经由底部金属电极将正电压连接到P+衬底来使η层偏置。小电流然后从衬底流过齐纳二极管、流过η层、 流过电解质且流过电解质电极以执行PEC蚀刻。在PEC蚀刻之后，可以在晶片级在LED之上形成透镜、磷光体或其它光学元件。然后，将硅晶片分割以分离出单独的衬底，每个衬底包含串联连接的多个LED结并且每个LED 结受到一组齐纳二极管的保护。所需要的是一种在硅衬底中形成更稳健的齐纳二极管以获得改善的瞬态电压抑制、但仍允许通过PEC蚀刻来蚀刻LED的顶部半导体层的技术。
技术实现思路
作为针对串联地连接的每个LED在硅衬底中产生相同的高电压背靠背齐纳二极管的替代，仅产生一个齐纳二极管以用于到LED之间的每个节点的连接，加上将齐纳二极管(“末端”齐纳二极管)连接到衬底的两个引脚(阳极和阴极焊盘)。因此，作为2η个齐纳二极管的替代，其中η等于LED的数目，仅使用n+1个齐纳二极管。齐纳二极管被表示为Ql至 Qn+Ι，其中Ql和Qn+Ι是连接到引脚的末端齐纳二极管。因此，末端齐纳二极管Ql和Qn+1 有效地跨两个引脚产生背靠背齐纳二极管，因为这些齐纳二极管共享公共ρ+衬底。齐纳二极管对不一定具有相同的击穿电压。末端齐纳二极管Ql和Qn+Ι的η+区具有最高击穿电压要求，因为将跨这两个η+区域施加满电源电压(大于串联LED的组合正向电压)。齐纳二极管Ql或Qn+Ι的任何击穿将使电流在两个引脚之间旁路。因此，用于末端齐纳二极管Ql和Qn+Ι的η+区域必须具有足够的间距d以耐受满电源电压并且防止发生骤回。然而，用于齐纳二极管Ql和Qn+Ι的η+区域无论如何将正常地具有宽间隔，因为它们连接到不同的电源引脚。中间相邻齐纳二极管区域(即Q2 Qn之中的齐纳二极管对) 之间的间距只需耐受串中的任何LED两端的约5伏以上的电压，因为相邻中间齐纳二极管之间的电压差仅仅是单个LED的正向电压(例如小于5伏)。骤回不是这样的低电压的问题。 因此，相邻齐纳二极管之间的间距可以比用于高击穿电压齐纳二极管的设计规则所要求的间距紧密得多。由于使用较少的齐纳二极管，所以与图1和图2的现有技术齐纳二极管相比，每个齐纳二极管能够使用更多的硅面积本文档来自技高网...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：Y韦，WD科林斯三世，D斯泰格瓦尔德，
申请(专利权)人：Y韦，WD科林斯三世，D斯泰格瓦尔德，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。