延迟锁相环电路制造技术

本发明专利技术公开一种延迟锁相环电路，该延迟锁相环电路包括鉴相电路、电荷泵以及压控延迟线，该鉴相电路包括一防错锁电路和一鉴相器，其通过将该防错锁电路输出端耦合至该鉴相器，通过该防错锁电路使该鉴相器在电路启动时延迟一个脉冲，解决了延迟锁相环电路在启动时鉴相器反馈输入信号延时小于０．５ＴＣＬＫ会出现错误锁定的问题。

Delay locked loop circuit

The invention discloses a delay locked loop circuit, the delay locked loop circuit includes a phase detector circuit, charge pump, voltage controlled delay line, the circuit includes a phase lock protection circuit and a phase detector, through the lock protection circuit coupled to the output end of the discriminator, through the anti the wrong lock circuit makes the phase detector in a pulse delay circuit is started, to solve the startup phase discriminator feedback input signal delay is less than 0.5TCLK error locking problem delay locked loop circuit.

【技术实现步骤摘要】

【技术保护点】
一种延迟锁相环电路，包括：　　　　鉴相电路，比较一参考时钟的相位和一鉴相器反馈输入信号的相位，并将结果作为检测信号输出至电荷泵；　　　　电荷泵，将该鉴相电路的输出信号转换成电压信号；　　　　压控延迟线，接收该参考时钟并通过对应于该电压信号的延迟时间来延时该参考时钟，并将其输出信号作为该鉴相器反馈输入信号；其特征在于，该鉴相电路还包括：　　　　鉴相器，该鉴相器的两个输出端分别耦合至该电荷泵的两个输入端；以及　　　　防错锁电路，其输出端耦合至该鉴相器，以使该鉴相器延迟一个脉冲。

【技术特征摘要】

【专利技术属性】
技术研发人员：段新东，
申请(专利权)人：上海宏力半导体制造有限公司，
类型：发明
国别省市：31[中国|上海]