静电放电保护半导体器件及其制造方法技术

一种包括半导体器件（例如静电放电保护半导体器件）的电子器件及其制造方法。一种静电放电保护半导体器件可以包括衬底和在衬底中和／或上方的栅极。该栅极可以是多层的，并且可以包括栅极氧化层和栅电极。一种静电放电保护半导体器件可以包括形成在栅极一侧的衬底的预定区中和／或上方的源极区，以及多个漏极区，这些漏极区在栅极的相对侧的衬底中和／或上方且在垂直方向上是顺序多层的。至少一个漏极区可以与栅极在水平方向上重叠。

【技术实现步骤摘要】

本专利技术涉及一种半导体器件，更具体地，涉及一种静电放电保护半导体器件及 其制造方法，其中，通过保护衬底和栅氧化层之间的界面免受损伤，以减小异常漏电流 (Abnormal leakage current)。
技术介绍
本专利技术实施例涉及一种电子器件。本专利技术的一些实施例涉及一种半导体器件(例 如，静电放电保护半导体器件)及其制造方法。 近来，半导体器件(诸如高压半导体器件)已经在包括液晶显示器(LCD)、集成电 路(IC)等技术的各种应用中取得了广泛的发展和应用。用于高压半导体器件的电压可以 高达约30V。因此，高压半导体器件可能遭受到由高电压和/或高电流导致的物理损伤，其 中，高电压和/或高电流由例如静电放电脉冲产生。 静电放电保护半导体器件可以用来保护高压半导体器件免受静电放电脉冲。静电 放电保护半导体器件通常需要一个相对高的触发电压和/或维持电压，该维持电压在半导 体器件的操作电压中增大。包括二极管的静电放电保护半导体器件可以用在需要相对高的 触发电压和/或维持电压的操作区(operation region)，但也可以需要基本上相对大的区 域。为了强调尺寸效率，可以将栅极接地(grounded gate)M0SFET(金属氧化物半导体场效 应晶体管)用作静电放电保护半导体器件。然而，对栅极接地MOSFET来说，很难获得相对 高的维持电压和/或电流。 图1是示出了可以用于静电放电保护的栅极接地MOSFET的截面图。参照图l，静 电放电保护的栅极接地M0SFET可以包括形成在衬底101中和/或上方的栅极110。栅极 接地M0SFET可以包括形成在栅极110 —侧上的衬底101的预定区域中和/或上方的源极 区104。栅极接地M0SFET还可以包括形成在栅极110相对侧上的衬底101的预定区中和/ 或上方的漏极区105。栅极110可以是多层的，并且可以包括栅极氧化层102和/或栅电 极103。栅电极103和源极区104可以被连接至接地端120。漏极区105可被连接至衬垫 130。 在操作中，当向衬垫130施加静电时，相对高的电压可以被施加到漏极区105和 衬底IOI。施加的相对高的电压可以产生来自碰撞电离(impact ionization)的衬底电流 (substrate current)，并且寄生双极性晶体管(parasitic bipolar transistor) 109可以 被形成和/或操作。例如，电场可以集中在耗尽区(d印letion region) 106上方，从而在位 于邻近耗尽区106的衬底101中的电子可以被提供给漏极区105以产生碰撞电离。结果， 可能发生雪崩击穿(avalanchbreakdown)，由碰撞电离产生的霍尔(Hall)电流107可以流 向衬底101的体端(bulk terminal) 108。当霍尔(Hall)电流107流向体端108时，在体端108中可以产生电势差，寄生双极晶体管109可以被操作。从而，可以触发静电放电保护的 栅极接地MOSFET。 在静电放电保护的栅极接地MOSFET被触发后，大部分电流可以集中地供给漏极 表面。可以在下部边缘栅极区111中和/或邻近相对高浓度的漏极区形成相对高的电场。 从而，在那里会产生热。而且，在下部边缘栅极区111中被碰撞电离的电子和空穴可能损耗 衬底IOI和栅极氧化层102之间的界面，从而可能产生漏电流。因此，需要一种可以保护衬 底和栅极氧化层之间的界面免受损伤并且可以降低异常漏电流的电子器件，该电子器件包 括诸如静电放电保护半导体器件的半导体器件。
技术实现思路
本专利技术实施例涉及一种。根据本专利技术实施 例，静电放电保护半导体器件可以通过分散集中施加到漏极区和衬底之间的结和/或衬底 和栅极氧化层之间的界面的热量和/或电流使其能够安全操作。 本专利技术实施例涉及一种静电放电保护半导体器件。根据本专利技术实施例，静电放电 保护半导体器件可以包括衬底和栅极。在本专利技术实施例中，栅极可以包括栅极氧化层和栅 电极，并且在衬底中和/或上方可以是多层的。在本专利技术实施例中，源极区可以形成在栅极 一侧的衬底的预定区中和/或上方。根据本专利技术实施例，多个漏极区可以形成在衬底中和 /或上方，并且可以是顺序多层的。在本专利技术实施例中，一个或一个以上漏极区可以相对于 源极区在垂直方向上形成在栅极的相对侧中和/或上方。在本专利技术实施例中，至少一个漏 极区可以与栅极在水平方向上重叠。 根据本专利技术实施例，至少一个漏极区可以与栅极在水平方向上重叠，以便重叠的 区域朝着衬底的下部区域方向增大。在本专利技术实施例中，多个漏极区可以包括相对于源极 区形成在栅极的相对侧上的衬底中和/或上方的第一漏极区。在本专利技术实施例中，可以比 第一漏极区基本相对深地形成第二漏极区，并且第二漏极区可以与栅极在水平方向上部分重叠。 根据本专利技术实施例，静电放电保护半导体器件可以包括形成在衬底中和/或上方 的第一导电型第一阱。在本专利技术实施例中，源极区、第一漏极区和第二漏极区可以形成在第 一导电型的第一阱中。在本专利技术实施例中，第一漏极区可以与栅极部分重叠。在本专利技术实 施例中，第一漏极区和栅极之间的重叠区域可以基本上大于第二漏极区和栅极之间的重叠 区域。 根据本专利技术实施例，静电放电保护半导体器件可以包括邻近源极区形成的第一导电型第二阱，并且该第二阱可以与邻近源极区的栅极的预定区重叠。在本专利技术实施例中，掺入到第二漏极区中的杂质浓度基本上高于掺入到第一漏极区中的杂质浓度。 本专利技术实施例涉及一种制造静电放电保护半导体器件的方法。根据本专利技术实施例，一种方法可以包括通过在衬底中选择性地注入第一导电型杂质离子来形成第一导电型第一阱。该方法可以包括通过在第一阱中选择性地注入第二导电型杂质离子来形成至少一个下部漏极区。在本专利技术实施例中，至少一个下部漏极区在第一导电型第一阱中和/或上方可以是多层的，并且可以与第一阱的表面隔开预定的距离。该方法可以包括在衬底中和/或上方形成栅极。在本专利技术实施例中，栅极可以与至少一个下部漏极区的预定区在水平方向上重叠。该方法可以包括在第一阱的表面中和/或上方形成接触至少一个下部漏极区的 上部区域的上部漏极区。在本专利技术实施例中，形成上部漏极区可以包括利用栅极作为离子 注入掩模在第一阱中注入第二导电型杂质离子。 根据本专利技术实施例，形成至少一个下部漏极区可以在水平方向上从其顶部向下增 大其区域。在本专利技术实施例中，形成至少一个下部漏极区可以包括通过在第一阱中选择性 地注入第二导电型杂质离子来形成第一漏极区。在本专利技术实施例中，形成至少一个下部漏 极区可以包括通过在第一阱中选择性地注入第二导电型杂质离子来在第一阱的表面中和/ 或上方形成延伸至与第一漏极的上部区域接触的第二漏极区。 根据本专利技术实施例，形成栅极可以包括在衬底中和/或上方形成栅极。在本专利技术 实施例中，形成栅极可以包括形成分别与第一和/或第二漏极区的预定区域重叠、或与第 一漏极区的预定区重叠而与第二漏极区不重叠的栅极。在本专利技术实施例中，该方法可以包 括先于栅极而邻近源极区在第一阱中和/或上方形成具有比第一阱浓度高的第二阱，以便 第二阱可以与第一和第二漏极区分隔开。 本专利技术实施例涉及多个沟道，这些沟道的长度可以根据深度减小，以便在施加静 电时工作的(本文档来自技高网...

【技术保护点】
一种装置，包括：衬底；栅极；源极区；以及多个漏极区，包括第一漏极区和第二漏极区，其中，所述第二漏极区深于所述第一漏极区形成在所述衬底中。

【技术特征摘要】
KR 2008-10-2 10-2008-0097104一种装置，包括衬底；栅极；源极区；以及多个漏极区，包括第一漏极区和第二漏极区，其中，所述第二漏极区深于所述第一漏极区形成在所述衬底中。2. 根据权利要求1所述的装置，其中所述衬底包括半导体衬底；所述栅极是多层的，并且包括栅极氧化层、栅电极层和栅极多晶硅中的至少一个；所述源极区形成在所述栅极一侧上的所述衬底中；以及所述第一漏极区和所述第二漏极区中的至少一个相对于所述源极区形成在所述栅极的相对侧上的所述衬底中。3. 根据权利要求1所述的装置，其中所述多个漏极区在垂直方向上是顺序多层的。4. 根据权利要求1所述的装置，其中，所述第一漏极区和所述第二漏极区中的至少一个与所述栅极在水平方向上重叠。5. 根据权利要求4所述的装置，其中，所述第一漏极区邻近所述栅极。6. 根据权利要求4所述的装置，其中，所述第一漏极区与所述栅极隔离开。7. 根据权利要求4所述的装置，其中，所述第一漏极区和所述第二漏极区与所述栅极重叠以形成多个重叠区域，以便所述区域的尺寸在朝向所述衬底的下部区域方向上增大。8. 根据权利要求7所述的装置，其中，所述第一漏极区和所述栅极之间的所述重叠区域基本上小于所述第二漏极区和所述栅极之间的所述重叠区域。9. 根据权利要求8所述的装置，其中，所述第一漏极区和所述第二漏极区在水平方向基本上与所述栅极完全重叠。10. 根据权利要求1所述的装置，包括第一导电型第一阱，形成在所述衬底中，其中，所述源极区、所述第一漏极区和所述第二漏极区形成在所述第一导电型阱中。11. 根据权利要求io所述的装置，其中，掺入到所述第二漏极区中的杂质浓度相对高于掺入到所述第一漏极区中的杂质浓度。12. 根...

【专利技术属性】
技术研发人员：金锺玟，宋宗圭，金山弘，
申请(专利权)人：东部高科股份有限公司，
类型：发明
国别省市：KR[韩国]