具有掺杂导电金属氧化物作为栅电极的ＣＭＯＳ器件结构和方法技术

本发明专利技术公开了一种用于提供改进的功函数值和热稳定性的半导体器件和用于制造半导体器件的方法。该半导体器件包括：半导体衬底；位于半导体衬底之上的界面电介质层；位于界面电介质层之上的高ｋ值栅电介质层；以及位于高ｋ值栅电介质层之上的掺杂导电金属氧化物层。

【技术实现步骤摘要】

本专利技术一般地涉及半导体器件领域，更具体地，涉及具有改进的功函 数值和热稳定性的半导体器件。
技术介绍
半导体集成电路(IC)工业经历了快速的发展。IC材料和设计的技术 进步产生了 IC的代，其中每一代比前一代具有更小和更复杂的电路。然而， 这些进步增加了加工和制造IC的复杂度，对于这些实现的进步，需要IC加工和制造的类似的发展。在集成电路的演进过程中，功能密度(即每芯片区域的互连器件的数 目)普遍增加了，同时几何尺寸(即，能够使用制造工艺产生的最小元件 (或线路))减小了。规模缩小的工艺通过增加生产效率和降低相关成本 而普遍提供了益处。这样的规模缩小也产生了相对较高的功耗值，这可以通过使用低功耗器件如互补金属氧化物半导体(CMOS)器件而解决。在规模缩小的发展中，对于CMOS器件的栅电极和栅电介质采用了不 同的材料。CMOS器件一般具有栅氧化物和多晶硅栅电极。需要用高k值 栅电介质和金属栅电极代替栅氧化物和多晶硅栅电极，以改进器件性能如 继续减小特征尺寸。目前的工艺对于栅电极使用金属、金属碳化物和/或金 属氮化物。然而，这些材料具有不充足的功函数值并出现热稳定性问题， 特别是当本文档来自技高网...

【技术保护点】
一种提供改进的功函数值的半导体器件，所述半导体器件包括：　　　　半导体衬底；　　　　位于所述半导体衬底之上的界面电介质层；　　　　位于所述界面电介质层之上的高ｋ值栅电介质层；以及　　　　位于所述高ｋ值栅电介质层之上的掺杂导电金属氧化物层。

【技术特征摘要】
US 2008-8-26 61/091,960;US 2009-4-15 12/424,1531、一种提供改进的功函数值的半导体器件，所述半导体器件包括半导体衬底；位于所述半导体衬底之上的界面电介质层；位于所述界面电介质层之上的高k值栅电介质层；以及位于所述高k值栅电介质层之上的掺杂导电金属氧化物层。2、 根据权利要求1所述的半导体器件，还包括位于所述掺杂导电金属 氧化物层之上的帽层。3、 根据权利要求2所述的半导体器件，其中所述帽层包括铝、钨和/ 或其组合。4、 根据权利要求1所述的半导体器件，还包括位于所述高k值栅电介 质层之上或位于所述掺杂导电金属氧化物层之上的扩散阻挡层。5、 根据权利要求1所述的半导体器件，其中所述掺杂导电金属氧化物包 括透明导电氧化物，其中所述透明导电氧化物包括Sn02、 ln203、 ZnO、 CdO， 和/或其组合。6、 根据权利要求1所述的半导体器件，其中所述界面电介质层包括大 约4埃的厚度。7、 根据权利要求1所述的半导体器件，其中所述掺杂导电金属氧化物 曾包括介于大约20埃到大约1000埃之间的厚度。8、 根据权利要求2所述的半导体器件，其中所述帽层包括多晶硅，以 及介于大约200埃到大约1000埃之间，更优选地为大约600埃的厚度。9、 根据权利要求2所述的半导体器件，其中所述帽层包括金属，以及 介于大约50埃到大约1000埃之间，更优选地为大约200埃的厚度。10、 一种半导体器件，包括具有第 一有源区和第二有源区的半导体衬底；形成在所述第一有源区中的第一晶体管，所述第一晶体管具有高k值 栅电介质和具有第 一功函数的第 一金属栅；形成在所述第二有源区中的第二晶体管，所述第二晶体管具有高k值 栅电介质和具有第二功函数的第二金属栅；其中所述第一金属栅和第二金属栅包括掺杂导电金属氧化物。11、 根据权利要求l或IO所述的半导体器件，其中所述掺杂导电金属氧化物包括Sn02; ln203; Z...

【专利技术属性】
技术研发人员：余振华，林正堂，王湘仪，邱永昇，余佳霖，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71[中国|台湾]