多层电子部件及其制造方法技术

本主题公开了多层电子部件及其制造方法。低电感电容器包括布置在电介质层之间的电极，并且该电极被定向为基本垂直于安装面。垂直电极沿着器件的外围暴露，以确定端子焊盘形成的位置，并确定焊盘之间的旨在减小电流回路区域的窄的和可控的间隔，从而降低部件电感。通过交叉指状端子可以实现电流回路区域以及部件等效串联电感的进一步减小。端子可以通过各种无电镀覆技术形成，还可以直接焊接到电路板焊垫。

【技术实现步骤摘要】

本专利技术总地涉及去耦电容器的改善部件设计，该去耦电容器的改善部件设计一般可以得到以相对低的成本、低的电感和低的等效串联电阻(ESR) 为特征的器件。
技术介绍
随着电子电路应用中开关速度的增加和脉沖上升时间的减少，需要降低 电感成为改善系统性能的重要限制。即使用作局部能量源的去耦电容器也能 产生难以接受的电压尖峰V-L(di/dt)。因此，在(di/dt)可能相当大的高速电 路中，潜在的电压尖峰的大小只能通过降低电感值L来降低。现有技术包括多种与标准多层片形电容器(multilayer chip capacitor)相 比来降低芯片电容器的等效串联电感或ESL的策略。第一个示范策略涉及反 转几何端子，例如在由诸如AVX公司生产和销售的低电感芯片电容器 (LICC)中所采用的。在LICC中，电极在芯片的长側而不是短侧被终止。 由于芯片电容器的总电感部分地由其长对宽的比决定，LICC反转几何端子 导致与传统MLC芯片相比电感下降了多达5/6。交叉指状电容器(IDCs)具体结合了第二个已知的用于P争低电容器电感 的策略。IDC结合了具有主体部和连接到形成在电容器外围的各个端子的多 个接片部(tab portion)的电极。多个这样的端子有助于降低器件的寄生电 感。美国专利No. 6,243,253 (DuPre等人)中就公开了交叉指状电容器的示 例。另一个已知的用于降低电容器电感的技术涉及设计替代的电流通路以 最小化电容器电极的互感因数(mutual inductance factor )。例如由AVX公司 生产和销售的低电感芯片阵列(LICA)产品，通过构造球形栅格阵列(ball grid array )多层电容器使得流出正极板的充电电流以沿邻近负极板的相反方 向返回而最小化互感。采用LICA技术，通过低的电极长宽比、用以消除电 感的电极接片的布置以及与安装面垂直的电极方位来实现低的电感值。6结合了具有用以减小电感的反转电流通路的邻近电极的其它参考文件包括美国公开专利申请No.2005/0047059 ( Togashi等人)和美国专利 No.6，292,351 (Ahiko等人)。这两篇参考文件同样采用了相对于安装面垂直 的电极方位。公开了用在垂直取向位置的电极的其它参考文件包括美国专利 No.5,517,385 (Galvagni等人)、No.4，831,494 (Arnold等人)、No.6,885,544 (Kim等人)。美国专利No.6,483，692 (Figueroa等人)是公开旨在降低部分地包括电 容器件的集成电路封装的电感的特征的已知参考文件。该参考文件意识到电 感与电路板回路区域或者电流必须跟随的电距离(或者跨度)有关。 Figueroa等人希望最小化该回路区域，从而降低电感水平。Figueroa等人还 设置了延伸的表面焊盘(extended surface land),以提供更大的表面区域，更美国专利No.6，661,640 ( Togashi等人)也公开了通过最大化器件端子的 表面区域来降低去耦电容器的ESL的特征。美国专利No.6,917,510 (Piymak 等人)公开了具有端子延伸的电容器实施例，形成该端子延伸以得到电极间 的窄的间隙。美国专利No.6,822,847 (Devoe等人)的端部电极也覆盖了电 容器体的除中心部分的细分隔线之外的所有地方。再一个已知的包括用以降低部件电感的特征的参考文件对应于美国专 利No.6,757，152 (Galvagni等人)和美国专利No. 6,606,237 (Naito等人)， 其中利用导电通孔来形成至多层电容器中的上电极的通常较低的电感连接。另外的可能论述低电感多层电子器件的某些方面的背景参考文件包括 美国专利No.6，576，497 (Ahiko等人)、美国专利文件No.3,444,436 (Coda)、 以及美国公开专利申请No.2004/0184202 (Togashi等人)。是已知的，但是还没有出现一个总体论述这里所讨论的所有问题的设计。出 于引用的目的，所有前述的美国专利和美国公开专利申请的公开在此被全部 结合入本申请。
技术实现思路
本主题意识到并论述了去耦电容器的前述各方面以及降低这些器件的 电感的期望。因此， 一般地说，本公开技术的主要目标是改善电容器的构造，以获得相对低的总电感。本技术实施例的其它优势包括设计简单、成本低、ESR低、以及改善的 机械强度。这些优势对计算机处理和其它高频电子应用可能尤其有用，并且 可以为传统的低电感去耦电容器设计提供令人满意的选择。一个示范多层电子部件实施例包括多个第一电极层，每个第一电极层包括第一电介质层，具有由四条边 限制的第一和第二表面；和第一导电层，覆盖该第一电介质层的该第一表面 并延伸到该第一电介质层的至少一条边的一部分；与该多个第一电极层交替堆叠的多个第二电极层，每个第二电极层包 括第二电介质层，具有由四条边限制的第一和第二表面；和第二导电层， 覆盖该第二电介质层的该第一表面并延伸到该第二电介质层的至少一条边 的一部分，第二导电层形成为第一导电层的镜像；第一导电端子层，覆盖该第一电极层的该至少一条边的一部分并电连接 该多个第一电极层的每一个的该第一导电层；以及第二导电端子层，覆盖该第二电极层的该至少一条边的一部分并电连接 该多个第二电极层的每一个的该第二导电层。在前述实施例示例中，优选构造该第一导电端子层和第二导电端子层以 沿着第一和第二电极层的该至少一条边的一部分而在其间形成间隙，从而如果形成了最小电流回路区域，则该最小电流回路区域从该第一导电端子层经 由该多个第一电极层和多个第二电极层到达该第二导电端子层。 在另一个示范多层电子部件实施例中包括多个第一电极层，每个第一电极层包括第一电介质层，具有由四条边 限制的第一和第二表面；第一导电层，覆盖该第一电介质层的该第一和第二 表面中的一个的一部分并延伸到该第一电介质层的至少一条边的一部分；和 第二导电层，覆盖该第一电介质层的该第一和第二表面中的一个的一部分并 延伸到该第一电介质层的该一条边的至少一部分；与该多个第一电极层交替堆叠的多个第二电极层，每个第二电极层包 括第二电介质层，具有由四条边限制的第一和第二表面；第三导电层，覆 盖该第二电介质层的该第一和第二表面中的一个的一部分并延伸到该第二 电介质层的至少一条边的一部分；第四导电层，覆盖该第二电介质层的该第 一和第二表面中的一个的一部分并延伸到该第二电介质层的该一条边的至少一部分；第一导电端子层，覆盖该多个第一和第二电极层的该至少一条边的一部 分并电连接该多个第一电极层中的每一个的该第一导电层和该第二电极层 的该第四导电层；以及第二导电端子层，覆盖该多个第一和第二电极层的该至少一条边的一部分并电连接该多个第一电极层中的每一个的该第二导电层至该第二电极层 的该第三导电层。在前述进一步的示范实施例中，优选构造第一导电端子层和第二导电端 子层以沿着第一和第二电极层的至少一条边的一部分而在其间形成间隙，从 而如果形成了的最小电流回路区域，则该最小电流回路区域从该第一导电端 子层经由该多个第一电极层和多个第二电极层到达该第二导电端子层。要理解的是本主题同样适合对应的方法本文档来自技高网...

【技术保护点】
一种多层电子部件，包括：　多个第一电极层，每个第一电极层包括：第一电介质层，具有由四条边限制的第一和第二表面；和第一导电层，覆盖所述第一电介质层的所述第一表面的一部分并延伸到所述第一电介质层的至少一条边的一部分；　与所述多个第一 电极层交替堆叠的多个第二电极层，每个第二电极层包括：第二电介质层，具有由四条边限制的第一和第二表面；和第二导电层，覆盖所述第二电介质层的所述第一表面的一部分并延伸到所述第二电介质层的至少一条边的一部分，所述第二导电层形成为所述第一导电层的镜像；　第一导电端子层，覆盖所述第一电极层的所述至少一条边的一部分并且电连接所述多个第一电极层的每一个的所述第一导电层；以及　第二导电端子层，覆盖所述第二电极层的所述至少一条边的一部分并且电连接所述多个第二电极层的每一个的所述第二 导电层；　其中所述多个第一电极层的部分以非接触的关系与所述多个第二电极层的部分重叠；　其中所述第一导电端子层和所述第二导电端子层构造为沿所述第一和第二电极层的所述至少一条边的一部分而在其间形成间隙；　从而最小电流回路区域从 所述第一导电端子层经由所述重叠的多个第一电极层和多个第二电极层到达所述第二导电端子层而形成。...

【技术特征摘要】
US 2008-8-18 12/193,4981.一种多层电子部件，包括多个第一电极层，每个第一电极层包括第一电介质层，具有由四条边限制的第一和第二表面；和第一导电层，覆盖所述第一电介质层的所述第一表面的一部分并延伸到所述第一电介质层的至少一条边的一部分；与所述多个第一电极层交替堆叠的多个第二电极层，每个第二电极层包括第二电介质层，具有由四条边限制的第一和第二表面；和第二导电层，覆盖所述第二电介质层的所述第一表面的一部分并延伸到所述第二电介质层的至少一条边的一部分，所述第二导电层形成为所述第一导电层的镜像；第一导电端子层，覆盖所述第一电极层的所述至少一条边的一部分并且电连接所述多个第一电极层的每一个的所述第一导电层；以及第二导电端子层，覆盖所述第二电极层的所述至少一条边的一部分并且电连接所述多个第二电极层的每一个的所述第二导电层；其中所述多个第一电极层的部分以非接触的关系与所述多个第二电极层的部分重叠；其中所述第一导电端子层和所述第二导电端子层构造为沿所述第一和第二电极层的所述至少一条边的一部分而在其间形成间隙；从而最小电流回路区域从所述第一导电端子层经由所述重叠的多个第一电极层和多个第二电极层到达所述第二导电端子层而形成。2. 如权利要求1所述的多层电子部件，其中所述第一导电层延伸到所述第一电介质层的至少两条边的一部分，并且所述第二导电层延伸到所述第二电介质层的至少两条边的一部分。3. 如权利要求1所述的多层电子部件，其中所述第一和第二导电层选自由铂、镍、铜、和把-银合金构成的组。4. 如权利要求1所述的多层电子部件，其中所述第一和第二电介质层选自由钛酸钡、氧化锌、具有低温玻璃的氧化铝、陶瓷、玻璃接合的材料和有机环氧树脂构成的組。5. 如权利要求1所述的多层电子部件，其中所述第一和第二电介质层的每一个的所述四条边包括两个相对的较长边和两个相对的较短边，并且其中所述导电端子层沿所述^J:边中的至少一个形成， >(人而所述多层电子部件可以构造为沿所述较长边中的所述至少 一个而安装在基板上。6. 如权利要求5所述的多层电子部件，其中所述第一和第二导电层的部分延伸到所述较短边中的至少一个的一部分并进一步包括沿着所述较短边中的至少一个形成的端子层。7. 如权利要求1所述的多层电子部件，还包括顶层和底层，其每一个包括第一电介质层，具有由四条边限制的第一和第二表面；和导电层，具有覆盖所述第一电介质层的所述第一表面的一部分的第一和第二导电部分，所述导电层的每个部分延伸到所述第一电介质层的至少三条边部分；从而所述第一和第二导电层的部分提供了从所述一条边和所述相对边到所述第一和第二电极层的导电通道。8. —种多层电子部件，包括多个第一电极层，每个第一电极层包括第一电介质层，具有由四条边限制的第一和第二表面；和第一导电层，覆盖所述第一电介质层的所述第一表面的一部分并延伸到所述第一电介质层的至少一条边的一部分；与所述多个第一电极层交替堆叠的多个第二电极层，每个第二电极层包括第二电介质层，具有由四条边限制的第一和第二表面；和第二导电层，覆盖所述第二电介质层的所述第一表面的一部分并延伸到所述第二电介质层的至少一条边的一部分，所述第二导电层形成为所述第一导电层的镜像；顶层和底层，其每一个包括第一电介质层，具有由四条边限制的第一和第二表面；和导电层，具有覆盖所述第一...

【专利技术属性】
技术研发人员：安德鲁P里特，约翰L高尔瓦格尼，
申请(专利权)人：阿维科斯公司，
类型：发明
国别省市：US[]