芯片叠加封装结构及封装方法技术

本申请公开一种芯片叠加封装结构。该芯片叠加封装结构包括引线框架、第一芯片、第二芯片和塑封体，其中引线框架包括基岛以及围绕基岛设置的多个焊线引脚；第一芯片，贴装于基岛靠近引线框架的正面的一侧，且与焊线引脚电连接；第二芯片，贴装于基岛靠近引线框架的反面的一侧，且与焊线引脚电连接；塑封体用于封装第一芯片和第二芯片于引线框架上。本申请技术方案提供一种简单的双芯片叠加封装结构，从而实现高密度、小体型、双芯片的集成化发展。本申请还公开一种芯片叠加封装方法。

【技术实现步骤摘要】

本申请涉及半导体芯片封装，特别涉及一种芯片叠加封装结构及封装方法。

技术介绍

1、芯片是智能电子产品中决定产品性能的决定性因素，芯片在生产完成后，需要进行芯片封装。

2、dfn(dual flat no-lead)/qfn(quad flat no-lead)是一种最新的的电子封装工艺，采用了先进的双边或方形扁平无铅封装(dfn/qfn)，仅两侧有焊盘。现有技术中，大多为单芯片封装，而在进行多芯片封装时，其封装结构较为复杂，进而造成结构体积大，产品良率较低，成本大的问题。

技术实现思路

1、本申请提供一种芯片叠加封装结构及封装方法，旨在解决现有技术中芯片封装结构体积大，产品良率较低，成本大的问题。

2、为实现上述目的，本申请提出一种芯片叠加封装结构，包括：

3、引线框架，包括基岛以及围绕所述基岛设置的多个焊线引脚；

4、第一芯片，贴装于所述基岛靠近所述引线框架的正面的一侧，且与所述焊线引脚之间通过金属线电连接；

5、第二芯片，贴装于所述基岛靠近所述引本文档来自技高网...

【技术保护点】

1.一种芯片叠加封装结构，其特征在于，包括：

2.根据权利要求1所述的芯片叠加封装结构，其特征在于，所述焊线引脚包括一体结构的焊线部和贴片部，所述贴片部形成于所述焊线部上，部分所述贴片部的顶面从所述正面自所述塑封体显露出，且所述贴片部的顶面高出于所述第一芯片。

3.根据权利要求2所述的芯片叠加封装结构，其特征在于，所述第一芯片连接于焊线部靠近所述正面的一侧，所述第二芯片连接于焊线部靠近所述反面的一侧。

4.根据权利要求3所述的芯片叠加封装结构，其特征在于，所述第一芯片与第二芯片为独立运行的不同型号的控制芯片。

5.根据权利要求1所述的芯片叠...

【技术特征摘要】

1.一种芯片叠加封装结构，其特征在于，包括：

2.根据权利要求1所述的芯片叠加封装结构，其特征在于，所述焊线引脚包括一体结构的焊线部和贴片部，所述贴片部形成于所述焊线部上，部分所述贴片部的顶面从所述正面自所述塑封体显露出，且所述贴片部的顶面高出于所述第一芯片。

3.根据权利要求2所述的芯片叠加封装结构，其特征在于，所述第一芯片连接于焊线部靠近所述正面的一侧，所述第二芯片连接于焊线部靠近所述反面的一侧。

4.根据权利要求3所述的芯片叠加封装结构，其特征在于，所述第一芯片与第二芯片为独立运行的不同型号的控制芯片。

5.根据权利要求1所述的芯片叠加封装结构，其特征在于，所述金属线包括金线、铜线和铝线中的一种。

【专利技术属性】
技术研发人员：曾果，罗永泉，刘善长，
申请(专利权)人：广西天微电子有限公司，
类型：发明
国别省市：

全部详细技术资料下载 我是这个专利的主人