一种半导体终端保护结构制造技术

技术编号:40692611 阅读:3 留言:0更新日期:2024-03-18 20:18
一种半导体终端保护结构,涉及半导体保护技术领域,包括有源区和终端保护区,有源区用于功率器件进行工作,终端保护区用于功率器件连接在半导体上,在功率器件工作时,对半导体起到保护作用,防止半导体在工作状态下被击穿,终端保护区设置有导电多晶硅体组件,导电多晶硅体组件之间穿插分布有场限环注入区,且场限环注入区的深度呈梯形分布;综述来说,本技术通过将场限环注入区设置成环状且将边缘处的深度加深的方式,提高终端保护区的耐受力的同时不增大芯片的占用面积,结构简单且节约成本。

【技术实现步骤摘要】

本技术涉及半导体保护,具体涉及到一种半导体终端保护结构


技术介绍

1、随着功率mos器件工艺和设计的不断成熟,国内外功率mos器件的竞争也越来越激烈,降低器件的成本、提高器件的性能和可靠性也越来越迫切,通常来说,半导体功率器件包括有源区和终端保护区,其中,有源区为功率器件的工作区域,以n沟道mos器件为例,有源区是在硅衬底上形成外延层,并且在外延层上进一步形成p阱区,其中,硅衬底为n+区域,工作时底部外接高电位,外延层为n-区域,为集电区,起到放大电路作用,终端保护区用于确保各有源区在划片之后,降低表面的电场强度,防止器件的边缘击穿。通常在有源区划片之后,芯片边缘的侧边与底部等电位,如果在最边缘区域不添加任何动作,就需要在横向承担很高的电压,倘若在边缘区域采用与底部相同的宽度与厚度,器件则有可能被击穿。

2、相关技术中,现有的终端保护区通常采用增加一个或者多个p阱的方式,形成保护环或者分压环,同时,在现有的工艺中,为了防止在终端保护区的最边缘部分表面的n-区域反型产生寄生的三极管,还可以在终端的最边缘部分注入一个n阱,形成截止环结构。

3、针对上述中的相关技术,专利技术人认为存在有终端保护区占用芯片面积大,制造成本高的问题。


技术实现思路

1、针对现有技术所存在的终端保护区占用芯片面积大,制造成本高的不足,本技术目的在于提出一种半导体终端保护结构,具体方案如下:

2、一种半导体终端保护结构,包括有源区和终端保护区,有源区和终端保护区之间设置有虚拟设置的虚线,终端保护区包裹式设置在有源区的外围,所述终端保护区设置有第一半导体基板,所述第一半导体基板包括第一导电类型漂移区、场限屏蔽绝缘层和导电多晶硅体组件,所述场限屏蔽绝缘层包裹设置在所述导电多晶硅体组件的外部,所述导电多晶硅体组件设置有若干个,若干个所述导电多晶硅体组件依次横向竖直分布在所述第一导电类型漂移区内部,若干所述导电多晶硅体组件之间穿插分布有场限环注入区,所述场限环注入区呈环状设置有若干个,若干个所述场限环注入区在深度上呈梯形分布,且若干个所述场限环注入区宽度不等。

3、进一步优化地,所述第一半导体基板还包括第一导电类型衬底和基极金属接入层,所述第一导电类型衬底设置在所述第一导电类型漂移区下方,所述基极金属接入层设置在所述第一导电类型衬底的底部。

4、所述有源区上部设置有第一导电类型源极区和第二导电类型极区,所述第一导电类型源极区设置在所述第二导电类型极区上部,且所述第一导电类型源极区外部连接有源极金属。

5、所述导电多晶硅体组件包括导电硅体和第一类型导电阱区,所述第一类型导电阱区呈圆形包裹在所述导电硅体的底部,且场限屏蔽绝缘层间隔设置在所述导电硅体与第一类型导电阱区之间。

6、所述第一半导体基板还包括绝缘介质层,所述绝缘介质层铺设在所述导电多晶硅体组件的顶部。

7、所述有源区的下部设置有第二半导体基板,所述第二半导体基板包括第一导电多晶硅和第一绝缘层,所述第一导电多晶硅和第一绝缘层均设置有若干个,且若干个所述第一导电多晶硅的尺寸相同,若干个所述第一绝缘层的宽度相同,所述第一绝缘层呈圆形包裹设置在所述第一导电多晶硅的底部。

8、所述导电多晶硅体组件上部的外部包裹设置有第二类型导电阱区。

9、与现有技术相比,本技术的有益效果如下:

10、(1)一种半导体终端保护结构包括有源区和终端保护区,其中,有源区用于功率器件进行工作,终端保护区用于功率器件连接在半导体上,在功率器件工作时,对半导体起到保护作用,防止半导体在工作状态下被击穿,第一半导体基板用于给电子提供移动场所,其中第一导电类型漂移区用于传输电子,场限屏蔽绝缘层用于将电子与外部绝缘,导电多晶硅体组件用于导通电子放大电路,场限环注入区呈环形且设置有若干个,有效增大了终端电子的活动区域,使得所有注入区域相互连成一片,并形成一个以场限环注入区为中心的掺杂浓度呈一定梯度变化的缓变结,同时远离有源区的场限环注入区的深度逐渐增大,使得器件反向偏置时,由于场限环注入区的深度增大,使得终端保护区的场限环注入区被消耗殆尽,大大提高了器件终端的耐压能力,同时由于场限环注入区是采用深度不等的方式提高容量,避免对芯片进行拉伸,从而减小了芯片的占地面积,减小了成本;综述来说,本技术通过将场限环注入区设置成环状且将边缘处的深度加深的方式,提高终端保护区的耐受力的同时不增大芯片的占用面积,结构简单且节约成本。

本文档来自技高网...

【技术保护点】

1.一种半导体终端保护结构,包括有源区(1)和终端保护区(2),有源区(1)和终端保护区(2)之间设置有虚拟设置的虚线,终端保护区(2)包裹式设置在有源区(1)的外围,其特征在于,所述终端保护区(2)设置有第一半导体基板(7),所述第一半导体基板(7)包括第一导电类型漂移区(8)、场限屏蔽绝缘层(9)和导电多晶硅体组件(10),所述场限屏蔽绝缘层(9)包裹设置在所述导电多晶硅体组件(10)的外部,所述导电多晶硅体组件(10)设置有若干个,若干个所述导电多晶硅体组件(10)依次横向竖直分布在所述第一导电类型漂移区(8)内部,若干所述导电多晶硅体组件(10)之间穿插分布有场限环注入区,所述场限环注入区呈环状设置有若干个,若干个所述场限环注入区在深度上呈梯形分布,且若干个所述场限环注入区宽度不等。

2.根据权利要求1所述的半导体终端保护结构,其特征在于,所述第一半导体基板(7)还包括第一导电类型衬底(12)和基极金属接入层(13),所述第一导电类型衬底(12)设置在所述第一导电类型漂移区(8)下方,所述基极金属接入层(13)设置在所述第一导电类型衬底(12)的底部。

3.根据权利要求1所述的半导体终端保护结构,其特征在于,所述有源区(1)上部设置有第一导电类型源极区(4)和第二导电类型极区(5),所述第一导电类型源极区(4)设置在所述第二导电类型极区(5)上部,且所述第一导电类型源极区(4)外部连接有源极金属层(3)。

4.根据权利要求1所述的半导体终端保护结构,其特征在于,所述导电多晶硅体组件(10)包括导电硅体(101)和第一类型导电阱区(102),所述第一类型导电阱区(102)呈圆形包裹在所述导电硅体(101)的底部,且场限屏蔽绝缘层(9)间隔设置在所述导电硅体(101)与第一类型导电阱区(102)之间。

5.根据权利要求1所述的半导体终端保护结构,其特征在于,所述第一半导体基板(7)还包括绝缘介质层,所述绝缘介质层铺设在所述导电多晶硅体组件(10)的顶部。

6.根据权利要求1所述的半导体终端保护结构,其特征在于,所述有源区(1)的下部设置有第二半导体基板(6),所述第二半导体基板(6)包括第一导电多晶硅(61)和第一绝缘层(62),所述第一导电多晶硅(61)和第一绝缘层(62)均设置有若干个,且若干个所述第一导电多晶硅(61)的尺寸相同,若干个所述第一绝缘层(62)的宽度相同,所述第一绝缘层(62)呈圆形包裹设置在所述第一导电多晶硅(61)的底部。

7.根据权利要求4所述的半导体终端保护结构,其特征在于,所述导电多晶硅体组件(10)上部的外部包裹设置有第二类型导电阱区(11)。

...

【技术特征摘要】

1.一种半导体终端保护结构,包括有源区(1)和终端保护区(2),有源区(1)和终端保护区(2)之间设置有虚拟设置的虚线,终端保护区(2)包裹式设置在有源区(1)的外围,其特征在于,所述终端保护区(2)设置有第一半导体基板(7),所述第一半导体基板(7)包括第一导电类型漂移区(8)、场限屏蔽绝缘层(9)和导电多晶硅体组件(10),所述场限屏蔽绝缘层(9)包裹设置在所述导电多晶硅体组件(10)的外部,所述导电多晶硅体组件(10)设置有若干个,若干个所述导电多晶硅体组件(10)依次横向竖直分布在所述第一导电类型漂移区(8)内部,若干所述导电多晶硅体组件(10)之间穿插分布有场限环注入区,所述场限环注入区呈环状设置有若干个,若干个所述场限环注入区在深度上呈梯形分布,且若干个所述场限环注入区宽度不等。

2.根据权利要求1所述的半导体终端保护结构,其特征在于,所述第一半导体基板(7)还包括第一导电类型衬底(12)和基极金属接入层(13),所述第一导电类型衬底(12)设置在所述第一导电类型漂移区(8)下方,所述基极金属接入层(13)设置在所述第一导电类型衬底(12)的底部。

3.根据权利要求1所述的半导体终端保护结构,其特征在于,所述有源区(1)上部设置有第一导电类型源极区(4)和第二导电类型极区(5),所述第一导电类...

【专利技术属性】
技术研发人员:高文峰
申请(专利权)人:上海祎丰环保科技有限公司
类型:新型
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1