【技术实现步骤摘要】
本专利技术涉及一种存储器结构，且特别涉及一种动态随机存取存储器(dynamicrandom access memory，dram)结构。
技术介绍
1、目前，动态随机存取存储器的电容器都大多是以堆叠方式设置在晶体管上方，以在有限的动态随机存取存储单元的面积内制作出较大的电容器。由于电连接于电容器的存储节点接触窗(storage node contact)被定义在相邻两个位线之间，因此在有限且狭小的动态随机存取存储单元的平面面积内，除了要维持所需的位线的线宽与所需的存储节点接触窗的尺寸之外，还要确保位线与存储节点接触窗不会发生短路。如此一来，增加了动态随机存取存储单元在布局设计与制作工艺上的困难度。
2、另一方面，由于大量的存储节点接触窗位于位线之间，因此在存储节点接触窗与位线之间会产生大量的寄生电容，而使得电阻电容延迟(resistance-capacitance(rc)delay)的问题更加严重，进而造成动态随机存取存储器的读写速度降低。
技术实现思路
1、本专利技术提供一种动态随机存取存储器结构，其可有效地减少位线的数量，而有利于加大位线之间的间距，进而降低动态随机存取存储单元在布局设计与制作工艺上的困难度以及降低寄生电容。
2、本专利技术提出一种动态随机存取存储器结构，包括多个n型金属氧化物半导体晶体管、多个p型金属氧化物半导体晶体管、至少一个位线、多个字线、多个第一电容器与多个第二电容器。多个n型金属氧化物半导体晶体管在第一方向上排列。多个p型金属氧
3、依照本专利技术的一实施例所述，在上述动态随机存取存储器结构中，在第一方向上排列的多个n型金属氧化物半导体晶体管可共用位线。
4、依照本专利技术的一实施例所述，在上述动态随机存取存储器结构中，在第一方向上排列的多个p型金属氧化物半导体晶体管可共用位线。
5、依照本专利技术的一实施例所述，在上述动态随机存取存储器结构中，多个n型金属氧化物半导体晶体管可在第一方向上排列成n型金属氧化物半导体晶体管列。多个p型金属氧化物半导体晶体管可在第一方向上排列成p型金属氧化物半导体晶体管列。在彼此相邻的n型金属氧化物半导体晶体管列与p型金属氧化物半导体晶体管列中的多个n型金属氧化物半导体晶体管与多个p型金属氧化物半导体晶体管可共用位线。
6、依照本专利技术的一实施例所述，在上述动态随机存取存储器结构中，可包括多个n型金属氧化物半导体晶体管列与多个p型金属氧化物半导体晶体管列。在第二方向上排列的多个n型金属氧化物半导体晶体管与多个p型金属氧化物半导体晶体管可共用字线。
7、依照本专利技术的一实施例所述，在上述动态随机存取存储器结构中，还可包括基底与隔离结构。隔离结构位于基底中。隔离结构可在基底中定义出多个第一主动(有源)区与多个第二主动区。在第一方向上相邻的两个n型金属氧化物半导体晶体管可共用第一主动区。在第一方向上相邻的两个p型金属氧化物半导体晶体管可共用第二主动区。
8、依照本专利技术的一实施例所述，在上述动态随机存取存储器结构中，n型金属氧化物半导体晶体管可包括第一栅极、第一介电层、p型阱区、第一n型掺杂区与第二n型掺杂区。第一栅极位于基底上。第一介电层位于第一栅极与基底之间。p型阱区位于第一主动区中的基底中。第一n型掺杂区与第二n型掺杂区位于第一栅极两侧的p型阱区中。p型金属氧化物半导体晶体管可包括第二栅极、第二介电层、n型阱区、第一p型掺杂区与第二p型掺杂区。第二栅极位于基底上。第二介电层位于第二栅极与基底之间。n型阱区位于第二主动区中的基底中。第一p型掺杂区与第二p型掺杂区位于第二栅极两侧的n型阱区中。
9、依照本专利技术的一实施例所述，在上述动态随机存取存储器结构中，在第一方向上相邻的两个n型金属氧化物半导体晶体管可共用第一n型掺杂区。在第一方向上相邻的两个p型金属氧化物半导体晶体管可共用第一p型掺杂区。
10、依照本专利技术的一实施例所述，在上述动态随机存取存储器结构中，还可包括第一接触窗、第三接触窗、第二接触窗与第四接触窗。第一接触窗位于位线与第一n型掺杂区之间。位线可经由第一接触窗来电连接至第一n型掺杂区。第二接触窗位于位线与第一p型掺杂区之间。位线可经由第二接触窗来电连接至第一p型掺杂区。第三接触窗位于第一电容器与第二n型掺杂区之间。第一电容器可经由第三接触窗来电连接至第二n型掺杂区。第四接触窗位于第二电容器与第二p型掺杂区之间。第二电容器可经由第四接触窗来电连接至第二p型掺杂区。
11、依照本专利技术的一实施例所述，在上述动态随机存取存储器结构中，在第一方向上相邻的两个n型金属氧化物半导体晶体管可共用第一接触窗。在第一方向上相邻的两个p型金属氧化物半导体晶体管可共用第二接触窗。
12、基于上述，在本专利技术所提出的动态随机存取存储器结构中，在第二方向(即，字线的延伸方向)上彼此相邻的n型金属氧化物半导体晶体管与p型金属氧化物半导体晶体管共用位线与字线，由此可有效地减少位线的数量，而有利加大位线之间的间距。此外，由于位线之间可具有较大的间距，因此可降低动态随机存取存储单元在布局设计与制作工艺上的困难度。另外，由于位线之间可具有较大的间距，因此可有效地降低存储节点接触窗与位线之间的寄生电容，以降低电阻电容延迟，进而提升动态随机存取存储器的读写速度。
13、为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合所附的附图作详细说明如下。
本文档来自技高网...【技术保护点】
1.一种动态随机存取存储器结构，包括：
2.如权利要求1所述的动态随机存取存储器结构，其中在所述第一方向上排列的多个所述N型金属氧化物半导体晶体管共用所述位线。
3.如权利要求1所述的动态随机存取存储器结构，其中在所述第一方向上排列的多个所述P型金属氧化物半导体晶体管共用所述位线。
4.如权利要求1所述的动态随机存取存储器结构，其中
5.如权利要求4所述的动态随机存取存储器结构，包括多个所述N型金属氧化物半导体晶体管列与多个所述P型金属氧化物半导体晶体管列，且在所述第二方向上排列的多个所述N型金属氧化物半导体晶体管与多个所述P型金属氧化物半导体晶体管共用所述字线。
6.如权利要求1所述的动态随机存取存储器结构，还包括：
7.如权利要求6所述的动态随机存取存储器结构，其中
8.如权利要求7所述的动态随机存取存储器结构，其中
9.如权利要求7所述的动态随机存取存储器结构，还包括：
10.如权利要求9所述的动态随机存取存储器结构，其中
【技术特征摘要】
1.一种动态随机存取存储器结构，包括：
2.如权利要求1所述的动态随机存取存储器结构，其中在所述第一方向上排列的多个所述n型金属氧化物半导体晶体管共用所述位线。
3.如权利要求1所述的动态随机存取存储器结构，其中在所述第一方向上排列的多个所述p型金属氧化物半导体晶体管共用所述位线。
4.如权利要求1所述的动态随机存取存储器结构，其中
5.如权利要求4所述的动态随机存取存储器结构，包括多个所述n型金属氧化物半导体晶体管列与多...
【专利技术属性】
技术研发人员：王兆畿，车行远，吴俊荣，
申请(专利权)人：力晶积成电子制造股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。